Буферное запоминающее устройство

".Е;.о "ВП: :й. Е с д",ИСАНИЕ ИЗОБРЕТЕНИ КОМ ЕТЕЛЬСТ АВ ительм запоатуре может ысоко- ройсть 5, Формировател синхронизации им ,истра б адреса впр (сдвиг регистра б а но последователь поступающих от вн реднзначеь Д,1 я В записи (сдВиг ре- ИМПУЛЬСОВ ОПРОСВ влево) Относигельсинхроимпульсов, о генератора. ьс рес ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР(56) Авторское свидетельство СССР М 746735, кл. 6 11 С 19/00, 1980.Авторское свидетельство СССР М 1405090, кл. 6 11 С 19/00, 1986, (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО. (57) Изобретение относится к вычислительной технике, в частности к буферным запоминающим устройствам в аппаратуре обмена дискретной информацией, и может быть использовано при разработке высокоскоростных буферов в цифровых устройствах, Целью изобретения является Изобретение относится к вычислной технике, в частности к буферныминающим устройствам в аппаробмена дискретной информацией, ибыть использовано при разработке вскоростных буферов в цифровых уст вах,Цель изобретения - расширение области применения устройства за счет возможности чтения данных по приоритетам, а также записи и хранения данных с приоритетами нескольких асинхронных потоков.На чертеже изображена блок-схема и редла гаемого устройства.Устройство содержит блоки (Б БП) 11 - 1 з буферной памяти, число которых равно числу приоритетов (на чертеже показан случай трех уровней приоритета), регистры 21 - 2 з сдвига, первый коммутатор 3, блок 4 опроса регистра адреса, формирователь 5 импульрасширение области применения за счет чтения данных по приоритетам, а также записи и хранения данных с приоритетами нескольких асинхронных потоков. Это достигается тем, что в буферный блок памяти устройства, содержащий регистры сдвига, формирователь импульсов синхронизации, регистр адреса, коммутатор, блок опроса регистра адреса, введены элемент ИЛИ, первыЙ и второй элементы И, элемент ИЛИНЕ и элемент памяти, а в устройство введены Каналогичных буферных запоминающих блоков и второй коммутатор, Устройство позволяет накапливать и выдавать приоритетные кодогоаммы в режиме асинхронной работы обменивающихся устройс 1 В в Вычислительной аппаратуре различного назначения. 1 ил. сов синхронизации, регистр 6 адреса, элемент ИЛИ 7, первый 8 и второй 9 элементы И, элемент 10 памяти, элемент ИЛИ-НЕ 11, второй коммутатор 12, входы 131 - 13 з записи, ВхОДы 141 - 143 синхронизации, ВхОДы 151 - 15 з опроса, выходы 16 и 17 формироВателя 5, входы 181 - 18 з установки, выходы 191 - 19 з установки, выходы 201 - 20 з ББП 11 - 1 з, входы 211 - 21 з управления второго коммутатора 12, выходы 221 - 22 з отсутствия заявок ББП 11 - 1 з и информационные выходы 23 устройства.Регистр 6 адреса представляет собой реверсивный регистр и служит для хранения адресов поступающих заявок.Элемент ИЛИ 7 предназначен для определения наличия адреса заявки.Первый элемент И 8 ББП предназначен для формирования импульса управления для второго коммутатора 12.Второй элемент И 9 ББП предназначен для формирования импульса опроса блока 4 данного ББП, если есть хотя бы одна заявка данного приоритета или если нет ни одной заявки в данном ББП для формирования импульса отсутствия заявок при помощи элемента ИЛИ-НЕ 11.Элемент 10 памяти предназначен для хранения импульса опроса, поступающего по входу 15 опроса.Устройство работает следующим образам.На вход 141 поступает периодическая последовательность синхроимпульсов от внешнего генератора, Формирователь 5 распределяет эту последовательность на две, каждая из которых разрешает прохождение импульсов со входов 13 на выход 16 и со входа 15 (с входа опроса) на выход 17, в результате чего осуществляется разнесение во времени моментов сдвигов вправо и влево в регистре 6 адреса. Хранящаяся в буфере кодограмма записывается параллельным кодом по входам 131 устройства в регистры 21 - 2 з сдвига, число которых равно разрядности хранимого кода (для простоты на чертеже показан случай записи трехразрядного кода), а количество разрядов в каждом регистре (в том числе и регистре 6 адреса) равно количеству кодограмм, которое буфер хранит в данном конкретном случае.При поступлении кодограмм по входам 131 записи формирователь 5 синхронизирует момент записи и сдвига в регистрах 21 - 2 з по своему выходу 16, при этом "1", свидетельствующая о поступлении кодограммы, поступает в регистр 6 адреса (по входу записи) и содержимое регистра б, как и содержимое регистров 21 - 2 з, сдвигается на один разряд вправо, Аналогично производится запись кодограммы более низкого приоритета в буферное запоминающее устройство по входам 132 и 133 записиИмпульс опроса с входа 151 одновременно поступает на формирователь 5, на вход второго элемента И 9 и на вход записи элемента 10 памяти.Формирователь 5 синхронизирует импульс опроса с синхроимпульсами, поступающими на вход 141 и синхронизированный импульс с выхода 17 сдвигает содержимое("единицы" поступивших кодограмм) регистра 6 назад влево (по входу реверса).При поступлении импульса опроса на вход элемента 10 памяти на его прямом выходе появляется единичный сигнал,Элемент ИЛИ 7, определив наличие хотя бы одной "единицы" (адреса кодограммы) в регистре 6, выдает единичный сигнал на второй вход элемента И 9 (на первом входе которого - единичный импульс запроса), в результате чего элемент И 9 формирует импульс опроса для блока 4,Блок 4 представляет собой пирамиду опроса, например, ключей, на которые выводится информация (поразрядно) о наличии "единиц" в регистре 6 и опрос осуществляется до первой найденной "единицы" справо налево, после чего при нахождении этой "единицы" сигнал об этом поступает на соответствующий вход управления коммутатора 3, переключающегося на вывод кодограммы с соответствующих входов коммутатора 3 на выходы 201 второго коммутатора 12.При этом на вход 211 управления второго коммутатора 12 подается единичный сигнал с выхода элемента И 8, так как на один его вход поступает единичный сигнал с прямого выхода элемента 10 памяти, а на второй его вход поступает единичный сигнал с выхода элемента ИЛИ 7, в результате чего на выходах 23 устройства появляется информация с регистров 21 - 2 з ББП 1 (вьсшего приоритета),Если элемент ИЛИ 7 не обнаруживает ни одной "единицы" (нет адресов кодограмм) в регистре 6, то на выходе элемента ИЛИ 7 - нулевой сигнал, на выходе элемента И 9 также нулевой сигнал, который и поступает на первый вход элемента ИЛИНЕ 11, на второй вход которого поступает нулевой сигнал с элемента 10 памяти, если был импульс опроса, то тогда на выходе элемента ИЛИ-НЕ 11 формируется единицный сигнал, который поступает через выход 221 отсутствия заявок на вход 152 ББП 12 более низкого приоритета и для него этот сигнал является импульсом опроса. Этот импульс опроса запоминается в элементе 10 памяти ББП 12 и с его прямого выхода 192 (выход установки) поступает на вход 181 ББП 11 и на вход установки элемента 10 памяти ББП 1 в исходное состояние,Если же и во втором ББП 12 нет адресов кодограмм, то импульс опроса поступает на вход 15 з опроса ББП 1 з (низшего приоритета) и, если же и там не находится ни одного адреса кодограмм, то тогда импульс опроса поступает на вход 151 опроса первого ББП, имеющего самый высокий приоритет, 1575236Например, если "1" найдена в последнем разряде регистра 6 адреса ББП, то коммутатор 3 подключает выходы последнего разряда каждого из регистров 21 - 2 з ББП на входы 201 второго коммутатора 12 и с 5 выходов коммутатора 12 на выходы 23 устройства.Таким образом достигается возмож.ность обработки приоритетных заявок и время поиска выдаваемой кодограммы со ставляет время задержки переключаемых элементов.Устройство позволяет накапливать и выдавать приоритетные кодограммы в режиме асинхронной работы обменивающих ся устройств в вычислительной аппаратуре различного назначения. Формула изобретенияБуферное запоминающее устройство, 20 содержащее блок буферной памяти, включающий первый коммутатор, формирователь импульсов синхронизации, регистр адреса, блок опроса регистра адреса и регистры сдвига, информационные входы кото рых и информационный вход регистра адреса являются информационными входами устройства, выходы регистров сдвига подключены к информационным входам первого коммутатора, управляющие входы 30 которого подключены к выходам блока опроса регистра адреса, входы группы которого соединены с выходами регистра адреса, вход сдвига вправо которого подключен к первому выходу формирователя импульсов 35 синхронизации и к входам сдвига регистров сдвига, второй выход формирователя импульсов синхронизации соединен с входом сдвига влево регистра адреса, первый вход формирователя импульсов синхронизации 40 подключен к информационному входу регистра адреса, второй и третий входы формирователя импульсов синхронизации являются соответственно входами синхронизации и опроса устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет возможности чтения данных по приоритетам, а также записи и хранения данных с приоритетами нескольких асинхронных потоков, в блок буферной памяти введены элемент ИЛИ, два элемента И, элемент ИЛИ-НЕ и элемент памяти, а в устройство введены (К) где К - число приоритетов аналогичных блоков буферной памяти и второй коммутатор, управляющие входы которого соединены с выходом первого элемента И соответствующего блока буферной памяти, первые входы первого и второго элементов И объединены и подключены к выходу элемента ИЛИ, входы которого соединены с соответствующими выходами регистра адреса, второй вход второго элемента И и первый вход элемента памяти объединены и подключены к входу опроса устройства, второй вход элемента памяти является установочным входом устройства, первый выход элемента памяти соединен с первым входом элемента ИЛИ-НЕ, второй вход которого и вход блока опроса адреса объединены и подключены к выходу второго элемента И, второй вход первого элемента И соединен с вторым выходом элемента памяти, является выходом установки первого блока буферной памяти и подключен к входу установки последнего блока буферной памяти, выход элемента ИЛИ-НЕ является выходом отсутствия данных каждого блока буферной памяти и соединен с входом опроса последующего блока буферной памяти, кроме последнего, выход отсутствия данных последнего блока буферной памяти соединен с входом опроса первого блока буферной памяти, выходы установки каждого блока буферной памяти, начиная со второго, подключены к соответствующим входам предыдущего блока буферной памяти, выходы каждого блока буферной памяти соединены с информационными входами второго коммутатора, выходы которого являются информационными выходами устройства, входы записи каждого блока буферной памяти являются входами разрешения записи устройства,1575236 Составитель В,ФокинаТехред М,Моргентал Корректор Н.Ревска едактор А,Ревин гарина, 10 Производственно-издательский комбинат "Патент", г. Ужгоро каз 1788 Тираж 486 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5