Универсальный регистр

СОЮЗ СОВКТСНИХСОЦИАЛИСТИЧЕСКИХ ао,155758 СПУБЛИН 51) С 190 ГОСУДАРСТВЕННЦИПО ИЭОБРЕТЕНИЯМПРИ ГННТ ССО КОМИТЕТ01 НРЫТИЯМ ПИСАНИЕ ИЗОБРЕТЕНИЯ Бюл. Р 14кий электротем. В.И:Ульяно е- Ле о, В.В,Грушин,Новиков, В.В,Нин и Д.В.Пузан6(088.8)свидетельствоС 06 Г 11/26,1983, У 5, с А.С,К осе о 30 ис.454)57) И ВЕРСАЛЬНЫЙ бретение о ится к вычивил(56) АвторскоеР 1239722, кл.Электроника лительной технике и может быть использовано для параллельного приемаи хранения информации в цифровыхсистемах, а также для последовательного сдвига, свертки информации игенерации псевдослучайных последовательностей сигналов. Целью изобретения.является повышение быстродействия в режимах параллельного приема иначальной установки, Для достиженияцели в каждом разряде регистра мультиплексоры б включены между Р-триггерами первой 5 и второй 7 ступеней,а входы 2 и 13 начальной установкипервого разряда выделены в отдельную группу. 1 нл., 2 табл, 55758810 15 20 25 ЭО 35 40 45 55 Изобретение относится к вычислительной технике и может быть использовано в качестве регистра для параллельного приема и хранения инфор"мации в цифровых системах, а такжедля последовательного сдвига, свертки информации и генерации псевдослучайных последовательностей сигналов (ПСП)."Целью изобретения является повышение быстродействия регистра в режимах параллельного приема информации и начальной установки.На чертеже приведена схема регистра.Регистр содержит блок 1 сверткии в каждом разряде 2 сумматор 3 номодулю два, элемент И-ИЛИ 4, первый 0-триггер 5, мультиплексор 6 и второй 0-триггер 7,На чертеже также изображены параллельные информационные входы 8,вход 9 разрешения свертки, вход 10разрешения генерации ПСП, вход 11разрешения сдвига, информационныйпоследовательный вход 12, вход 13начальной установки первого разряда,информационные выходы 14, синхровход 15, вход 16 разрешения параллельного приема информации.Входы блока 1 свертки соединеныс выходами вторых 0-триггеров 7 разрядов регистра,При построении конкретного регистра эти соединения зависят от полиномов свертки и разрядности регистра, Некоторые примеры связей приведены в табл.1.Работа универсального регистрапроисходит следующим образом. Режимыработы прйведены в табл,2. Режим параллельного приема,На входы 9-13 подаются произвольные сигналы, на вход 16 подается "0",на синхровход 15 поступают синхроимпульсы, Мультиплексоры 6 по "О" науправляющем входе обеспечивают прохождение сигналов с информационныхвходов 8 на информационные входы 0 триггеров 7, По синхросигналам насинхровходе 15 осуществляется записьинформации в 0-триггеры 7.Режим начальной установки.На входы 9-11.устанавливаются "О",на вход 13 - , На входе 12 установлено значение начальной установкидля первого разряда ("0" или "11). При поступлении синхроимпульса в0-триггеры всех разрядов кроме первого записываются нули, В 0-триггерпервого разряда устанавливается требуемое значение.с входа 12Такимобразом, за один такт в регистре ус-;танавливается начальное значение0000 или 1000.Режим сдвига .информации,На входы 9 и 10 подается "0", навходы 11, 13, 16 подается "1", навход 12 - последовательность сигналов для сдвига в регистр, на синхровходе 15 присутствует серия синхросигналов. Сдвиг информации и записьее в 0-триггреы осуществляется посинхросигналам. Информация снимается с регистра параллельно с разрядных выходов 14 либо последовательно с выхода 14 последнего разрядарегистра.Режим генерации ПСП.На входы 9 и 13 подается "0",на входы 10, 11, 16 подается "1",на синхровход 15 подается серия синхроимпульсов.Информация, формируемая в 0-триггерах, сдвигается через сумматоры3 по модулю два и элемент И-ИЛИ 4,Генерация ПСП осуществляется согласно реализованному в регистре полиному обратных связей,Режим параллельной свертки,В этом режиме на входы 10, 11, 13подается "О", на входы 9, 16 - "1",на синхровход 15 - последовательность синхросигналов. На информационные входы 8 подаются рабочие последовательности сигналов, сигнатура которых формируется в регистре.Информация через сумматоры 3 по модулю два со входов 8 и по обратнымсвязям через блок 1 свертки поступает на 0-триггеры 5, а затем через мультиплексоры 6 на 0-триггеры7 в виде сформированной сигнатуры. Формула изобретения Универсальный регистр, содержащий блок свертки и в каждом разряде первый и второй 0-триггеры, сумматор по модулю два, мультиплексор и элемент И-ИЛИ, причем в каждом раз. ряде первый вход сумматора по модулю два соединен с первым информационным входом мультиплексора и является соответствующим параллельнымТаблица Выходы разрядов, от которых отведены связи Разрядностьь регист- ра 04, 01 или 04, 0308, 04, 03, 02 или 08, 06, 03, 02 или 08, 07, 05, 03 016, 014, 013,011 или 016, 012, 09, 07 4 8 16Таблица 2 Синхровход Инф,послед, Режимы 15 вход 12 Входы управления Информ. входы (8) 13 16 9 10 11 Параллельный прием Нач установка первого разрядаСдвигГенерация ПСП Параллель.ная свертка Х Х Х Х О ПК О О О 1/О Х Х О О 1 Х О 1 1 ПК 1 О О 1 О О ПКХХ СС СС СС П р и м е ч а н и е. СС - серия синхроимпульсов, ОС - одиночный синхроимпульс, Х - безразличное состояние входа, ПК - произвольньй код. 5 15575 информационным входом регистра, выход сумматора по модулю два соединен с первым входом первой группы элемента И-ИЛИ, второй вход которой является входом разрешения свертки устройства, а выход соединен с П-входом первого П-триггера, С-вход которого соединен с С-входом второго П-триггера и является синхровходом устройства, в каждом разряде, кроме первого, первый вход второй группы элемента И-ИЛИ соединен с вторым входом сумматора по модулю два данного разряда и выходом второго П-тригге 5 ра предыдущего разряда, второй вход второй группы элемента И-ИЛИ является входом разрешения сдвига регистра, первые входы второй и третьей групп элемента И-ИЛИ первого разряда 20 являются соответственно информационным последовательным входом и входом разрешения генерации псевдослучайных последовательностей регистра,88 6второй вход третьей группы элемента И-ИЛИ первого разряда соединен с вторым входом сумматора по модулю два данного разряда и выходом блока свертки, входы которого соединены с выходами вторых П-триггеров разрядов регистра в соответствии с поли- номом свертки, о т л и ч а ю щ и й - , с я тем, что, с целью повышения быстродействия регистра в режимах па.раллельного приема информации и начальной установки, в каждом разряде второй информационный вход мультиплексора соединен с выходом первого П-триггера, выход мультиплексора соединен с П-входом второго П-триггера, а управляющий вход является входом разрешения параллельного приема информации в регистр, второй вход второй группы элемента И-ИЛИ первого разряда является входом начальной установки первого разряда.