Формирователь кода маски

СОЮЗ СОВЕТСНИХ.СОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 11 С 19/О ПИСАНИЕ ИЗОБРЕТЕНИЯ КОМУ СВИДЕТЕЛЬСТВУ.Яскульдович681.327.6 (088.8Авторское свидет1851, кл. С 11 Сторское свидетел2573, кл. С 11 С Шоста льство СССР 19/00, 1983. ство СССР 19/00, 1985.быть выполненсостоит из втрования маскиторые такжена ПЗУ.Блок 1 предции младших рамаски и формирмаски. на ПЗУ 10, а блок 2рого блока 11 формии дешифратора 12, коогут быть выполнены ачен для дешифраов кода заданияия на выходе кода зря ова оен с ис- ИЛИ, комможеем быть посементов И ок пользовани элУ мутатора.Блок 1 может быть построен такжена одном элементе ПЗУ 10 (фиг. 2),например КР 556 РТ 5. Дпя обеспеченияболее высокого быстродействия (времязадержки 15 нс) блок 1 может бытьпостроен с использованием двух элементов ПЗУ типа 500 РТ 4 16 илиК 1500 РТ 416, одноименные разрядныевходы адресных входов которых соединены между собой и с соответствую -щими адресными входами, а разрядные ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР 54) ФОРМИРОВАТЕ 31 Ь КОДА МАСКИ57) Изобретение относится к цифроой вычислительной технике и может Изобретение относится к цифровой- вычислительной технике и может быть использовано при построении устройств сдвига, блоков памяти и блоков обработки универсальных цифровых вычислительных .-лшин.Цель изобретения - повышение быстродействия формирователяНа фиг.1 представлена структурная схема формирователя; на фиг.2 - пример построения первого блока формирователя маски на одном элементе ПЗУ, на фиг.3 - пример построения второго блока формирования маски идешифратора на двух элементах ПЗУ.Формирователь кода маски содержит первый блок 1 формирования маски, ,блок 2 дешифрации, мультиплексоры 3, первую группу входов 4 задания кода маски, вторую группу входов 5 задания кода маски, входы 6 заданияразрядности данных, входы 7 и 8 сдвига маски, выходы 9. Блок 1 может быть использовано при построенииустройств сдвига, блоков памяти иблоков обработки универсальных процессоров цифровых вычислительных машин. Цель изобретения - повышениебыстродействия формирователя. Этодостигается тем, что формировательсодержит блок дешифрации с соответствующими связями. Блок дешифрациисостоит из второго блока формирования кода шасси и дешифратора, с помощью которых формирователь можетформировать код шасси слева и справаодновременно. 3 ил., 2 табл,1501169 3выходы элементов ПЗУ соединены ссоответствующими разрядными выходами.Блок 1 функционирует в соответствии с табл.1.5Обозначение Х в табл. 1 означаетпроизвольное значение кода на соответствующем разрядном входе. Табл.1является также таблицей кодировки дляэлемента ПЗУ 10. 10Блок 2 предназначен для дешифрации старших разрядов кода заданиямаски (на входе 5), формирования навыходе блока 11 кода побайтной маски(или маски для групп бит) и формирования управляющих сигналов.на выходе дешифратора 12 с учетом управляющих сигналов на входах 7, 8и кода длины операнда на входе 6.Блок 2 может быть построен с использованием элементов И, ИЛИ, коммутаторов, дешифратора, сумматораили на элементах ПЗУ (фиг.3), так же,как и блок 1 с использованием техже интегральных схем. 25При этом блоки 11 и 12 функционируют в соответствии с табл. 2,гдеобозначение Х - произвольное значение кода.Мультиплексор 3 представляет собой стандартный узеланалогичный поструктуре, например, микросхеме ти"па 1533 КП 16 или 500 ТМ 173 (без элементов памяти),Формирователь функционирует следующим образом,В исходном состоянии на входах4, 5 устанавливается код заданиямаски. При этом на входах 4 устанавливаются младшие, а на входах 5 -старшие разряды кода задания маски.На входе 10 устанавливается код длины операнда (или код количества группбит операнда,.которые необходимо выделить (не маскировать . На входах7 и 8 устанавливается код функции.В устройстве предусмотрены следующие функции;- "маска слева" (при коде 00 навходах 7, 8);- "маска справа" (при коде 01на входах 7, 8);- "единичный код" (при нулевомкоде на входах 7, 8, 4, 5);- "нулевой код" (при коде 10 навходах 7, 8);- "маска слева и справа" (прикоде 11 на входах 7, 8),Для этого рассмотрим конкретныйпример установки на входе 4 кода ш =100, на входе 5 - кода М = 011,на входе 6 - кода Ь = 010, К = 64,К = 8 (фиг.1)"Маска слева". На входах 7 и 8установлен код 00. На выходе блока 1.формируется код 00001111 (табл, 1)На выходе блока 11 формируется код00011111 (табл.2). На выходе дешифратора 12 формируется код 00010000.Под управлением сигналов на выходедешифратора 12 все мультиплексоры 3,кроме мультиплексора 3 с номером М =3 передают на выход код с выходовблока 11. На выходе М-го мультиплексора 3 передается код с выхода блока1. В результате на выходе 9 формируется код:00000000 00000000 00000000 0000111111111111 11111111 11111111,т.е. как и задано слева сформировано М К + ш = 3 8 + 4 = 28 логических нулей."Маска справа". На входах 7 и 8установлен код .01. На выходе блока 1формируется код 11110000 (фиг. 1).На выходе блока 11 формируется код11111000 (см. табл.2). На выходе дешифратора 12 формируется код 00001000.Под управлением сигналов на выходедешифратора 12 все мультиплексоры 3,кроме мультиплексора. 3 с номеромИ 64- 1 = - -3-1 8-3-1К 8= 4, передают на выход код с выходовНблока 11. На выход ( -- М - 1)-гоКмультиплексора 3 передается код свыхода блока 1. В результате на вьгходе 9 формируется код:11111111 11111111 11111111 1111111111110000 00000000 00000000 00000000,"Единичный код". На входах 7, 8и 5 устанавливается нулевой код. Навыходах блоков 1 и 11 формируетсяединичный код (табл. 1 и 2). В результате на все разряды выхода 9через мультиплексор 3 передаются логические единицы, т,е. формируетсяединичный код."Нулевой код". На входах 7 и 8устанавливается код 10. На выходеблока 1 формируется нулевой код (см.табл. 1), который под управлениемединичного кода на выходе дешифрато011 б 96мощью которого обеспечивается вьделение (селекция) значащих цифр десятичных операндов без знака для последующей их проверки на корректность. Таблица 1Выходы 0 1 2 0 1 0 1 0 1 0 1 1 1 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1, 0 1 00 О 0 0 0 1 1 0 0 0 . 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 15 ра 12 передается во все разряды выхода 9 через мультиплексоры 3 (см. табл, 2)."Маска слева и справа", На входах 7 и 8 установлен код 11. Код М на входе указывает номер группы бит (номер байта), до которой необходимо осуществить маскирование слева. При обработке операндов переменной дли-, ны код М в рассматриваемом случае задается младшими разрядами адреса операнда в основной памяти процессора. На входе 10 устанавливается код Ь длины операнда, т,е. код количества групп бит (байт), которые не требуется маскировать, не считая группу бит (байт), задаваемую кодом М. Код Ь задается соответствующим полем команды обработки операндов переменной длины.При обработке десятичных операндов переменной длины с целью быстрой проверки корректности данных необходимо маскировать 4-разрядный кодзнака, расположенный в четырех крайних правых разрядах операнда. Это можно делать с помощью формирователя. Для этого на входе 4 необходимо установить код 100. Для рассматриваемого примера кодов ш и М положим, что 1 = 010.В результате на выходе блока 1 формируется код,11110000 (см.табл.1) . На выходе блока 11 формируется код 0001 1100 (см. описание блока 2) . На выходе дешифратора 12 формируется .код 00000100. На выход Ь + И = 3 + + 2 = 5-го мультиплексора 3 передается код с выхода блока 1. В остальных мультиплексорах 3 на выход передается код с входа блока 11. В результате на выходе 9 формируется код: 00000000 00000000 00000000 11111111 11111111 11110000 00000000 00000000, т.еформируется код маски, с по-,10 15 20 25 30 35 40 45 Формула и з обретения Формирователь кода маски, содержащий мультиплексоры, выходы которых являются выходами формирователя, первый блок формирования маски, выходы которого соединены с соответствующими информационными входами первой группы мультиплексоров, информационные входы первого блока формирования маски являются. входами задания кода маски первой группы формирователя, а входы управления режимом первого блока формирования маски являются входами сдвига маски формирователя, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия формирователя, он содержит дешифратор и второй блок формирования маски, выходы которого соединены с соответствующими информационными входами второй .группы мультиплексоров, входы управления коммутацией которых соединены с соответствующими выходами дешифратора, входы первой группы которого соединены с соответствующими информационными входами первой группы второго блока формирования маски и являются . входами задания кода маски второй группы формирователя, входы второй группы дешифратора соединены с соответствующими входами второй группы второго блока формирования маски и являются входами задания разрядности данных формирователя, входы третьей группы дешифратора соединены с соответствующими входами управления режимом первого и второго блоков формирования маски. 2 3 4: 5 6 7ОООО-О О11 РЗ ООО-ОО ч 1 оа оооооооооо- оо оо оооооо оооо11 - 1 О-ОООООО ЭОООООО-О-ОООООО-ООООО 11 О 1 -ООООООООООООО ООО с с чЭф О О О О1 О О - О О О :Р1501169 Составитель С,Короледактор М.Недолуженко Техред М.Ходанич ректор Т.Мал Заказ 4879 51 КНТ СС ВНИИПИ Производственно-издательский комбинат "Патент", г. Ужг Гагарина, 1 О сударственног 113035Тираж 558 Подписи омитета по изобретениям и открытиямосква,.Ж, Раушская наб., д. 4/5