Буферное запоминающее устройство

Номер патента: 1501167

Авторы: Илясов, Исмагилов, Старцев, Фрадкин

ZIP архив

Текст

(19) 11 И 4 С 11 00 ВЖИ 35,ГАТ" " ПИСАНИЕ ИЗОБРЕТЕ ВИДЕТЕПЬСТВУ АВТОРСКО свидетельство СССР С 11,С 19/00, 1979. видетельство СССР С 11 С 19/00, 1982. ЗАПОМИНАЮЩЕЕ УСТРОЙ тся т ожет быть истке информацииния от абоненпри выполнении ике и обраб ступл в ЭВМ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР 1(57) Изобретенилительной технпользовано прив порядке ее потов, например,функций обслуживания большого числапериферийных устройств, в мультиплексорах передачи данных для накопления дискретной информации, поступающей из каналов связи, или в адаптерах локальных сетей ЭВМ. Цельизобретения - расширение областиприменения за счет обеспечения работы в режиме с предварительным накоплением блока данных произвольнойдлины, Буферное запоминающее устройство содержит первый 1 и второй 2элементы И, триггеры 3-6, первый 7,второй 8 и третий 9 элементы И-НЕ,регистр 10, первый 11 и второй 12блоки сравнения, счетчики адресазаписи 13 и адреса чтения 14, мультиплексор 15 и накопитель 16. 1 ил.1167 10 15 30 ет прохождение сигнала с блока 11сравнения через элемент 7, которыйблокирует вход ЗЗП в случае заполнения накопителя после цикла записи.Если в цикле записи подавался 35 сигнал. КЗБЛ 22 (запись последнегослова блока данных), то по сигналус выхода элемента 9 в регистр 10 защелкивается адрес последнего циклазаписи, устанавливается триггер 6, ф вследствие чего разблокируется эле 45 50 55 3 150Изобретение относится к вычислительной технике и может быть использовано в качестве запоминающего устройства при обработке информации впорядке ее поступления от абонентов,например, в ЭВМ при выполнении Функций обслуживания большого числапериферийных устройств в мультиплексорах передачи данных для накопления дискретной информации, поступающей из каналов связи, или в адаптерах локальных сетей ЗВИ.Цель изобретения - расширениеобласти применения за счет обеспечения работы в режиме с предварительным накоплением блока данныхпроизвольной длины,На чертеже показана структурнаясхема устройства.Устройство содержит первый 1 ивторой 2 элементы И, первый 3, второй 4, третий 5, четвертый 6 триггеры, первый 7, второй 8, третий 9элементыИ-НЕ, регистр 10, первый 11и второй 12 блоки сравнения, счетчик адреса записи 13 и чтения 14,мультиплексор 15, накопитель 16, информационные 17 входы и выходы 18устройства, вход синхронизации 19,вход 20 запроса записи 20, вход 21запроса чтения, вход 22 конец записи блока, выход 23 ответа записи,выход 24 ответ чтения, выход 25 конец чтения блока,Коэффициенты пересчета счетчиков13 и 14 одинаковы и равны информационной емкости накопителя 6, которая в свою очередь должна превышать максимальную длину блока данныхТриггеры 3 и 4 переключаются по разным Фронтам сигнала 19, Триггеры5 и 6 имеют инверсные входы асинхронной установки и сброса. Регистр 10и счетчики 13 и 14 срабатывают поотрицательному фронту синхросигналовУстройство работает следуюшим образом. В исходном состоянии регистр, а также все триггеры и счетчики сброшены. Процесс записи и считывания синхронизируется сигналом ТИ 19 с периодом повторения импульсов, равным длительности времени записи в накопитель 16. На адресный вход накопителя поступает содержимое счетчика13, на вход ИИ - уровень логического "0", На выход 25 устройства поступает сигнал логического 0, индицирующий отсутствие в накопителе 16 предварительно подготовленного блока данныхПрохождение импульса 34 Т 21 через элемент 2 блокировано,В процессе работы БЗУ на входы 20 и 21 могут независимо поступать: импульс ЗЗП, импульс 341, оба импульса ЗЗП и 341 В случае поступления импульса ЗЗП он проходит через разблокированный элемент И 1 и запоминается в триггере 3. При этом блокируется прохождение 34 Т через элемент 2, устанавливается триггер 5, на вход Ъ/К" накопителя подается сигнал логической "1" - сигнал записи, выдается ответный сигнал ОЗП 23 во внешнюю среду, после чего возможноснятие входного сигнала ЗЗП. Затемпассивный уровень сигнала ЗЗП запоминается в триггере 3,При этом прекращается запись числа в накопитель 16, наращиваетсясчетчик 13, который теперь указывает на адрес следующегоцикла записи,разблокируется элемент 2.Установленный триггер 5 разрешамент 2 и выдается сигнал на выход25, индицирующий о наличии готовогоблока данных в накопителе 16,В случае поступления импульса34 Т на вход 21 происходит считывайие числа по адресу, определяемомусчетчиком 14. Цикл чтения аналогиченциклу записи, К концу цикла чтениясчетчик 14 наращен; триггер 6 сброшен,вследствие чего выход блока 12 сравнения подключен через элемент 8 повходу элемента 2 и после считыванияпоследнего слова предварительно подготовленного блока данных блокируетпрохождение сигнала 34 Т, а такжевызывает появление сигнала К 4 БЛ (конец чтения блока) 25; триггер сброшен, вследствие чего разрешено прЬ51011хождение сигнала ЗЗП 10 через элемент 1.В случае одновременного поступления импульсов 34 Т и ЗЗП за счет того, что триггеры 3 и 4 ваботают по5разным фронтам синхроимпульсов ТИ 19,первым изменяет свое состояние, например, триггер 3, при этом происходит цикл записи, прохождение 34 Тна триггер 4 блокируется до окончания цикла записи,По окончании цикла записи сигнал34 Т проходит через элемент 2 и записы 5вается в триггер 4, Происходит циклчтения.Так обеспечивается разрешениеконфликтов при одновременном поступ р 0 ленни запросов записи и чтения.Формула изобретенияБуферное запоминающее устройство, 25содержащее накопитель-счетчик адресазаписи и счетчик адреса чтения,мультиплексор, первый и второй триг,геры, первый и второй элементы И,первые входы которого являются соответственно входом запроса записии запроса чтения устройства, выходыпервого и второго элементов И соединены с информационными входами соответственно первого и второго триггеров, прямые выходы которых соединены соответственно с входами синхронизации счетчика адреса записи ичтения и являются выходами ответазаписи и чтения устройства, информационные входы и выходы накопителяявляются соответственно информационными входами и выходами устройства,инверсный выход первого триггерасоединен с вторичным входом второго 45элемента И, инверсный выход второготриггера соединен с вторым входомпервого элемента И, входы синхронизации первого и второго триггеровобъединены и являются входам синхронизации устройства, адресные входынакопителя соединены с выходами мультиплексора, информационные входы первой группы которого соединены с выхо 57 6дами счетчика адреса записи, информационные входы второй группы мультиплексора соединены с выходами счетчика адреса чтения, о т л и ч а ющ е е с я тем, что, с целью расширения области применения за счет возможности работы в ревкоме с предварительным накоплением блока данных производной длины, в него ввс ены первый и второй блоки сравнения, регистр, третий и четвертьп триггеры, первый, второй, третий элементы И-НЕд выходы счетчика адреса записи соединены с входами первой группы первого блока сравнения и информационными входами регистра, выходы которого соединены с входами первой группы второго блока сравнения, выход которого соединен с вторым входом второго элемента И-НЕ, выход которого соединен с третьим входом второго .элемента. И и является выходом "Конец чтения" блока устройства, выходы счетчика адреса чтения соединены с входами второй группы соответственно второго и первого блоков сравнения, выход которого соединен с первым входом первого элемента И-НЕ, выход которого соединен с третьим входом первого элемента И, управляющий вход мультиплексора соединен с прямым выходом второго триггера, прямой выход первого триггера соединен с вторым входом третьего элемента И-НЕ и входом задания режима накопителя первый вход третьего элемента И-НЕ является входом "Конец записи" блока устройства, выход третьего элемента И-НЕ соеди- нен с входом установки в единичное состояние четвертого триггера и входом синхронизации регистра, инверсного выход второго триггера соединен с входами установки в нулевое состояние третьего и четвертого триггеров, инверсный выход которого соединен с первым входом второго элемента И-НЕ прямой выход третьего триггера соединен с вторым входом первого элемента И-НЕ, инверсный выход первого триггера соединен с входом установки в единичное состояние третьего триггера.

Смотреть

Заявка

4255207, 14.04.1987

ПРЕДПРИЯТИЕ ПЯ В-2887, УФИМСКИЙ АВИАЦИОННЫЙ ИНСТИТУТ ИМ. С. ОРДЖОНИКИДЗЕ

ФРАДКИН ЯКОВ МИХАЙЛОВИЧ, ИСМАГИЛОВ РАИС РАШИТОВИЧ, ИЛЬЯСОВ БАРЫЙ ГАЛЕЕВИЧ, СТАРЦЕВ ЮРИЙ ВАЛЕНТИНОВИЧ

МПК / Метки

МПК: G11C 19/00

Метки: буферное, запоминающее

Опубликовано: 15.08.1989

Код ссылки

<a href="https://patents.su/3-1501167-bufernoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Буферное запоминающее устройство</a>

Похожие патенты