Реверсивный регистр сдвига

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 929 09) ( С 11 С 19/ ИОАН ВРЕТЕ Полупроводцико Мир, 1983,Внй Сл М ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ВТОРСНОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к вычислительной технике и может быть ис -пользовано в цифровой, измерительной, импульсной технике в измерите лях интервалов времени, Цель изобретения - повышение надежности регистра сдвига. Поставленная цель достигается тем, что регистр содержит элементы задержки 14, 15 в последнейячейке и элементы ИЛИ 12 и триггеры13 в каждой ячейке регистра, Наличиетриггеров 13 в каждой ячейке позволяет запоминать длительность входного импульса, поступающего на вход 4регистра. Запись и управление сменой потенциалов на выходах 5 регистра производится по одному входу, чтоповышает надежность регистра при эксплуатации. 1 ил.и так далее. При поступлении на вход 4 импульсов других длительностей на выходах элементов ИЛИ-НЕ 11 ячеек либо совсем не будут формироваться информационные импульсы, либо будут формироваться импульсы по длительности меньшие, чем 8 ц Г , на которые триггеры 13 той же серии микросхем реагировать не будут. Таким образом, при изменении длительности входных импульсов на входе 4 информационные импульсы будут Появляться на определенных выходах ячеек (на выходах определенных элементов ИЛИНЕ 11). При этом возможность одновременного появления информационных импульсов больше, чем на выходе одной ячейки, исключена, Информационные импульсы с выхода элемента ИЛИНЕ 11 своей ячейки поступают на вход сброса триггера 13 также своего каскада, устанавлнвая его в состояние с высоким потенциалом на выходе, и одновременно через элементы ИЛИ 12 всех остальных ячеек информационные импульсы поступают на входы установки триггеров 13 остальных ячеек, устанавливая их в состояние с низким потенциалом на выходе, Таким образом, изменение длительности входных импульсов на входе 4 приводит к смене высоких потенциалов на низкие на выходах 5 регистра. Причем увеличение длительности входных импульсов приводит к последовательной смене высоких потенциалов на выходах 5 регистра (прямой ход работы регистра), а уменьшение длительности входных импульсов приводит к последовательной смене высоких потенциалов на выходах 5 регистра (обратный ход работы регистра). Запись информации в регистр сдвига производится посредством подачи на вход регистра импульса определенной длительности.Запись информации в регистре сдвига, а также управление сменой потенциалов на выходах 5 регистра сдвига как в одну, так и в обратную сторону производится по одному входу - все это позволяет повысить надежность устройства При его эксплуатации. Предлагаемый реверсивный регистр сдвига может быть использован как самостоятельно, так и в широком классе устройств иного назначения. 3 1529291Изобретение относится к вычислительнои технике и может быть использовано в цифровой, измерительной,вычислительной технике в измерите 5:лях интервалов времени.Цель изобретения - повышение надежности регистра сдвига.Па чертежепредставлена электрическая схема предлагаемого регистра.Регистр содержит ячейки 1-3, входвыходы 5. Каждая ячейка 1-3 регистра состоит из элементов 6 и 7 задержки, элемента И 8, инвертора 9и 10, элемента ИЛИ-НЕ 11, элементаИЛИ 12, триггера 13. Последняя ячейка регистра содержит также элементы14 и 15 задержки.Реверсивный регистр сдвига работает следующим образом.20Прп поступлении на вход 4 импульсов высокого потенциала длительностьюд ( ;, ( 3 Г, где С - величина задержки элементов 6, 7. 14 и 15 задержки, информационные импульсы формиру ются на выходе элемента ИЛИ-НЕ 11ячейки 1 регистра, при поступленииимпульсов длительностью 2 Г ( Г, ((4 . на выходе элемента ИЛИ-НЕ 11ячейки 2, при поступлении импульсовдлительностью И , ( ГИ+2)навыходе элемента ИЛИ-НЕ 11 последнейячейки регистра,При применении элементов б, 7, 14и 15 задержки в регистре с временемадержки, соизмеримым с длительнотью естественной задержки элеменов И 8, инверторов 9 и 10, элементов ИЛИ-НЕ 11, ИЛИ 12, которые дляодной серии микросхем одинаковы, условия формирования информационных40импульсов на выходах элементов ИЛИБЕ 11 регистра не изменятся. В данйом случае в качестве элементов 6,7, 14 и 15 задержки можно использовать элементы И той же серии микро 45схем, на базе которых реализован регистр. При применении в регистре элементов 6, 7, 14 и 15 задержки с временем задержки, соизмеримым с временем естественной задержки логичес,ких элементов, информационные импульсы длительностью О где С - время,естественной задержки логическихэлементов, на выходах элементов ИЛИНЕ 11 ячеек будут формироваться только при поступлении на вход 4 импульсов соответственно длительностью1,8 с , ( 7 (2 2, 2 8 1 Л (3 2Составитель С.Королев Редактор Е,Копча Техред Л.Олийнык Корректор И .Васильева Заказ 7748/48 Тираж 558 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 3035, Иосква, Ж, Раушская .наб д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 5 15292формула изобретения Реверсивный регистр сдвига, содержащий ячейки, каждая из которых, кроме последней, состоит из двух элементов задержки, двух инверторов, элемента И, элемента ИЛИ-НЕ, первый вход которого соединен с выходом первого инвертора, вход которого соединен с выходом первого и входом второго элементов задержки, выход которого соединен с вторым входом элемента ИЛГ-НЕ, третий вход которого соединен с выходом элемента И, первый вход которого соединен с входом первого элемента задержки, а второй вход - с входом первого инвертора, четвертый вход элемента ИЛИ-НЕ каждой ячейки регистра, кроме послед ней, соединен с входом второго инвер 91 6тора последующей ячейки, выход эле 3 мента И соединен с первым входом элемента И последующей ячейки, первый вход первого элемента И первой ячейки регистра является входом регистра, о т л и ч а ю щ и й с я тем, что, с целью повыщения надежности регистра, он содержит в последней ячейке третий элемент задержки, вход которого соединен с выходом элемента И, а вьмод - с четвертым входом элемента ИЛИ-НЕ, а в каждой ячейке - элемент ИЛИ и триггер, входсброса которого соединен с выходом элемента ИЛИ-НЕ, а вход установки - с выходом элемента ИПИ, входы которого соединены с выходами элементов ИЛИ-НЕ соответствующих ячеек регистра, кроме данной, выходы триггеров ячеек являются выходами регистра.