Буферное запоминающее устройство

) второй триггер 6, второй 7 и третий 8 элементы И, первыи 9 и второй 10 счетчики, элемент ИЛИ 11, третий5 триггер 12, коммутатор 13, сумматорвычитатель 14, третий регистр 15, первый 16, второй 17 и третий 18 элементы НЕ, шину 19 входной информацииО шину 20 записи, шину 21 чтения, первую 22 и вторую 23 шины управления, шину 24 кода числа циклов, шину выходной информации, Устройство может работать в режиме преобразования за носимой в накопитель информации или же в режиме без преобразования. УпИзобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может бытьиспользовано в системах сбора, передачи и обработки данных, системах управления,Целью изобретения является расширение Функциональных воэможностей засчет обработки входной инФормации. 30На чертеже представлена структурная схема буферного запоминающегоустройства,Устройство содержит первый регистр1, накопитель 2, последовательно соединенный с нпм второй регистр 3,первый триггер 4, соединенный с первым элементом И 5 и вторым триггеромб, второй элемент И 7, выход которого соединен с входом установки в "0" Опервого триггера 4, третий элементИ 8, первый 9 и второй 10 счетчики,элемент ИЛИ 11, третий триггер 12,коммутатор 13, Кроме того, устройство содержит сумматор-вычитатель 14,входы первой и второй групп которогосоединены соответственно с выходамитретьего 15 и первого 1 регистров, авыходы - с ипформационнымн входаминакопителя 2, первый элемент НЕ 16,включенный между выходом коммутатора13 и входом синхронизации первогосчетчика 9, второй элемент НЕ 17,включенный между выходом переполненияпервого счетчика 9 и вхоцом синхрони 55зацни второго счетчика 1 О, третийэлемент НЕ 18,включенный между выходом переполнения второго счетчика10 и входом установки в "1" первого равление режимом осуществляется припомощи сигналов, подаваемых на первую22 ц вторую 23 шины управления, Приподаче сигналов на обе шины на выходе элемента ИЛИ 11 независимо от состояния третьего триггера 12 имеетсясигнал и, следовательно, третий регистр 15 находится в режиме обнуления, а сумматор-вычитатель 14 находится в режиме суммирования, При этомна выходах блока 14 и, следовательно,на информационных входах накопителя2 будет информацияПри отсутствиисигнала на шине 23 будет выполнятьсяпреобразование информации, 1 ил,триггера 4. Информационные входы 19устройства соединены с информационными входами первого регистра 1, вход20 записи служит для подачи импульсов записи, а вход 21 чтения - дляподачи импульсов считывания. Первый22 и второй 23 входы задания режимаустройства соединены соответственнос управляющим входом сумматора-вычитателя 14 и с первым входом элемента ИПИ 11, информационные выходы 26устройства соединены с выходами второго регистра 3, входы 24 заданиячисла циклов устройства соединены синформационными входами второго счетчика, выход 25 запрета записи устройства соединен с выходом первого эле"мента И 5,Устройство работает следующим образом.В исходном состоянии первый 4 ивторой б триггеры находятся в единичном состояшш, а третий триггер 12 -в нулевом. При этом на управляющемвходе коммутатора 13, входе заданиярежима второго счетчика 10, входе установки в "0" второго регистра 3 ивтором входе третьего элемента И 8,а значит, и на его выходе сигнал отсутствует, на выход коммутатора 13разрешается прохождение сигнала свхода 21 чтения, второй счетчик 10нахсдится в режиме записи кода числациклов, представленного в виде двоичногс инверсного, второй регистр 3 нахоЬ:тся в режиме записи информациииэ накопителя 2, а накопитель 2 постоянно находится в режиме считывания3 6си, поступающий через коммутатор 13и открытый третий элемент И 8 цз иэппзаписи-чтения накопителя 2, уст цавливает накопитель в режим записи информации, поступающей с выходов сумматора-вычитателя 14, на время, равное длительности данного импульса,По окончании импульса записи сигнална выходе коммутатора 13 исчезает ц,следовательно, накопитель 2 устанавливается в режим считывания, а ца выходе первого элемента НГ 16 формируется положительный перепад, по которому первый счетчик 9 увеличиваетсвое состояние на единицу,Таким образом по импульсу записипроизводится запись входной информации в ячейку накопителя 2, адрес которой соответствует состоиццю первогосчетчика 9, а по окончании данногоимпульса - увеличение ца единицу состояния первого счетчика 9 и, следовательно, адреса ячейки накопителя 2.При поступлении следующего импульса записи весь процесс записи ц изменения состояния первого счетчика 9 5 152409 информации цз ячейки, адрес которой соответствует состоянию первого счетчика 9, Поскольку накопитель 2 находится в режиме считывания, то безразлично, какая информация на его ин 5 формационных входах, а следовательно, на входах первой и второй групп сумматора-вычитателя 14, Поскольку второй триггер 6 находится в единичном состоянии, то на первом входе второго элемента И 7 сигнал имеется, а на втором входе первого элемента И 6 и, следовательно, выходе 25 запрета записи сигнал отсутствует, 15При появлении импульса записи на входе 20 записи на выходе второго элемента И 7 также появляется импульс, устанавливающий первый триггер 4 в нулевое состояние по входу 20 установки в "0", третий триггер 12 в единичное состояние по входу установи 1ки в 1 , а первый счетчик 9 - в нулевое состояние по входу начальной установки. При этом на инверсном вы ходе первого триггера 4 появляет я сигнал который разрешает прохождение через коммутатор 13 импульсов с входа 20 записи, открывает третий элемент И 8 по второму входу и устанав ливает второй триггер 6 в нулевое состояние по входу установки в 0", второй регистр 3 в режим обнуления, а второй счетчик 1 О - в режим счета. Появление сигнала на выходе третьего35 триггера 12 приводит к появлению сигнала на выходе элемента ИЛИ 11 независимо от наличия сигнала ца втором входе 23 задания режима устройства и, следовательно, третий регистр 15 бу дет в режиме обнуления. Исчезновение сигнала на прямом выходе второго,триггера 6 приводит к исчезновению сигнала на первом входе, а значит, и на выходе второго элемента И 7. Длитель ность импульса ца выходе данного элемента определяется, таким образом, суммарным временем задержки распространения сигнала самого элемента, первого 4 и второго 6 триггеров, 50По переднему фронту импульса запи-. си производится запись входной информации в первый регистр 1 и, следовательно, она появляется на входах второй группы сумматора-вычитателя 14, на входы первой группы которого поступает информация с выходов третьего регистра 15, находящегося в режиме обнуления. Кроме того, импульс запи" повторяется.При поступелцци К-го импульса записи, причем К = 2 , где И - разрядйность первого счетчика 9, происходит запись информации в последнюю ячейку накопителя 2, а на выходе переполнения первого счетчика 9 вырабатывается отрицательный импульс, свидетельствующий об окончании первого цикла записи в накопитель При этом второй триггер 6 не меняет своего состояния, так как удерживается в нулевом состоянии сигналом с выхода первого триггера 4, а на выходе второго элемента НЕ 17, формируется положительный импульс, устанавливающий третий тригнер 12 в нулевое состояние, и по переднему Фронту которого второй счетчик 10 увеличивает свое состояние ца единицу. Поскольку третий триггер 12 находится теперь в нулевом состоянии, то режим третьего регистра 15 определяется сигналом на втором входе 23 задания режима устройства, При отсутствии сигнала на нем и, следовательно, на выходе элемента ИЛИ 11 третий регистр 15 находится в режиме записи инФормации, поступающей с выходов накопителя 2, а при наличии сигцала в режиме обнуленияПричем запись производится по положительному перепаду.15240С.геггуюггггггг цикл записи начинаетсяпрц поступлении очередного импульсацд вход 20 записи, Причем процессздц;гсзг гцгформации в каждую ячейку накопителя 2 и изменения состояния пер 5ного счетчика 9 аналогичны процессув предыдущем цикле,После поступления на вход синхрогцгзацгцг второго счетчика 1 О числа им 1 Опульсов, соответствующего инверсномукоду числа циклов, на его выходе перецолцеция формируется отрицательныйимпульс, свидетельствующий о выполнешпг эаддццого числа циклов записи внакопитель ц ггоступгзющий на входтретьего элемента НЕ 18. На выходеддццого элемента формируется положительный имггуггьс, устанавливающий первый триггер 4 в единичное состояниецс входу установки в "1". При этомисчезает сигнал ца инверсном выходедаццогс трггггера и, следовательно,разрешается прохождение через коммутатор 13 импульсов с входа 21 считываьцг, проггзводится блокировка третьего элемента И 8 по второму входу иустацовкд второго регистра 3 в режимзаписи иггформдцци из накопителя 2, авторого счетчика 10 - в режим записикода гггслд цггклов. Появление сигналацд прямом выходе первого триггера 4приводит к появлению сигнала на инфорггсггггогггогг входе второго триггера6 и цд выходе первого элемецта И 5,тдк кдк второй триггер 6 по-прежнему35ндх дцтся в нулевом состоягггггг.Таким образом, после окончания заддццого числа циклов заццсц устройство переходггт в режим выдачи содержи 40мого цдкопцтеля 2 ца информационныевыходы 26 через второй регистр 3, ацд вьгходе 25 запрета записи появляется сигггдл. Первый счетчик 9 при этомцдходггтся в нулевом состоянии, а им 45пульсы эаггггсгг це могут переключитьпервый трггггер 4, поскольку второйэлемеггт И 7 закрыт по первому входу.При появлении импульса считыванияцд входе 21 чтения на выходе коммутатора 13 также появляется;гмпульс, по50лередггему фроггту которого происходитзапись во второй регистр 3 и, следовательцо, появление на информационных выходах 26 устройства содержимогоячейки накопителя 2 с адресом, соответствуюшим состоянию первого счетчика 9, По окончании импульса считывацця цд выходе первого элемента НЕ 93 в 16 фэрмируется положительный перепад, по которому первый счетчик 9 увеличи. вает свое состояние ца единицу, что приводит к изменению адреса ячейки накопителя 2. Сам накопитель находится в режиме считывания, так как третий элемент И 8 закрыт по второмувходу, При поступлении следующего импульса считывания процесс появлениясодержимого ячейки накопителя 2 ипоследующего изменения состояния пер -вогс счетчика 9 повторяется,Г 1 о окончании последовательной выдачи на информационные выходы 26 содержимого всех ячеек накопителя 2 цавыходе переполнения первого счетчика9 вырабатывается отрицательный импульс. По положительному перепадуданного импульса второй триггер 6 устанавливается в единичное состояние,так как на его информационном входесигнал имеется, а на выходе устацовкив "О" отсутствует. При этом нд прямомвыходе данного триггера появляетсясигггал, открывающий второй элементИ 7, а на инверсном выходе сигнал исчезаетт, что приводит к исчезновениюсигнала на выходе 25 запрета записи,После однократной вьгдачи всегосодержимого накопителя 2 ца информационные выходы 26 возможна либо повторная выдача при поступлении импульсов считывания, либо переключениеустройства в режим записи (которыйбыл списан) при поступлении импульсов записи.Устройство может работать в режиме преобразования заносимой в накопитель информации или же в режиме беэпреобразования. Управление режимомосуществляется при помощи сигналов,подаваемых на первый 22 ц второй 23вхсды задация режима устройства.Прц подаче сигналов на оба входа цавыходе элемента ИЛИ 11 независимо отсостояния третьего триггера 12 имеется сигнал, и следовательно, третийрегистр 15 находится в режиме обнуления, а сумматор-вычитатель 14 находится в режиме суммирования, При этомна выходах сумматора-вычитателя 14 ина информационных входах накопителя2 будет информация, поступающая свыходов первого регистра 1, При отсугствии сигнала на втором входе 23задания режима будет выполняться преобразование информации. Причем приналичии сигнала на первом входе 22524093 1 О Формула изобретения Составитель Ю.СычевТехред А.Кравчук Корректор Т,Палий УРедактор А.Шандор Заказ 7048/52 Тираж 558 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-иэдательский комбинат "Патент", г.ужгород, ул, Гагарина,101 задания режима будет производиться ;суммирование входной информации с содержимым накопителя 2, а при отсутт1 ствии - вычитание5 Буферное запоминающее устройство, содержащее коммутатор, первый и вто 1 О рой регистры, первый второй и третий триггеры, накопитель, первый, второй и третий элементы И, первый и второй счетчики, элемент ИЛИ, информационные входы первого регистра являются информационными входами устройства, вход синхронизации первого регистра является входом записи устройства, выходы накопителя соединены с информационными входами второго20 регистра, выходы которого являются информационными выходами устройства, выход второго элемента И соединен с входом установки в "Ои первого триггера, прямой выход которого соединен 25 с первым входом первого элемента И, инверсный выход первого триггера соединен с входом установки в иО" второго триггера, о т л и ч а ю - щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения обработки входной- информации, в него введены сумматорвычитатель, третий регистр, первый, второй и третий элементы НЕ, входы первой группы сумматора-вычитателя35 соединены с выходами третьего регистра, информационные входы которого соединены с выходами накопителя, входы второй группы сумматора-вычитателя соединены с выходами первого регистра, управляющий вход сумматора-вычитателя является первым входом задания режима устройства, выходы сумматора-вычитателя соединены с информа 45 ционными входами накопителя, адресные входы которого соединены с выходами первого счетчика, первый информационный вход коммутатора соединен с входом синхронизации первого регигстра и вторым входом второго элемента И, второй информационный вход коммутатора является входом чтения устройства, выход коммутатора соединенс входом первдго элемента НЕ, входами синхронизации второго и третьего регистров и первым входом третьего элемента И, выход которого соединен с входом записи-чтения накопите".ля, вход синхронизации первого счетчика соединен с выходом первого элемента НЕ, вход начальной установкипервого счетчика соединен с выходомвторого элемента И и входом установки в 1 третьегб триггера, выход переполнения первого счетчика соединенс входом второго элемента НЕ и входом синхронизации второго триггера,прямой выход которого соединен с первым входом второго элемента И, инверсный выход второго триггера соединен с вторым входом первого элемента И, выход второго элемента НЕ соединен С входом синхронизации второгосчетчика и входом установки в "0"третьего триггера, выход которого соединен с вторым входом элемента ИЛИ,первый вход которого является вторымвходом задания режима устройства, выход элемента ИЛИ соединен с входомустановки в "0" третьего регистра,инверсный выход первого триггера соединен с управляющим входом коммутатора, вторым входом третьего элемента,И, входом установки в "0" второго регистра и входом задания режима второго счетчика, информационные входыкоторого являются входами заданиячисла циклов, выход переполнениявторого счетчика соединен с входомтретьего элемента НЕ, выход которогосоединен с входом установки в "1"первого триггера, прямой выход которого соединен с информационным входомвторого триггера, выход первого элемента И является выходом запрета за"писи устройства.