Распределительное устройство

" домти и ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ПИСАНИЕ ИЗО ВТОРСИОМУ СВИДЕТЕЛЬ(56) 1, Букреев И.Нэлектронные схемы цМ., "Советское радирис. 4,10. 7) РАСПРЕДЕЛИТЕЛЬНОЕ УСТРОЙСТ-держащее ячейки памяти, каждая орых состоит из,элементов И и ричем выход элемента И каждой памяти соединен с первым вхоемента ИЛИ данной ячейки памявляется выходом распределительного устройства, выход элемента ИЛИкаждойячейки памяти соединен с пер"вым, входом элемента И данной ячейки памяти,и формирователЬ тактовыхимпульсов, содержащий Т-триггер и элементНЕ, о т л и ч а ю щ и й с я тем,что, с целью Упрощения устройства,второй вход элемен)а И каждой ячейкипамяти, кроме первой, соединен с выходом элемента И предыдущей ячейкипамяти, а второй вход элемента Ипервой ячейки памяти является управляющим входом распределительногоустройства, прямой и инверсный выходы Т-триггера соединены с вторымивходами элементов ИЛИ нечетных и четных ячеек памяти соответственно,Т-вход Т-триггера подключен к выходуэлемента НЕ, вход которого являетсятактовым входом распределительногоустройства, а К-вход Т-триггера подключен к управляющему входу распределительного устройства.1 10880Изобретение относится к вычислительной технике может быть использовано как устро"ство управления станками, технологическими процесса" ми и т.п., если ребуется выполнить ряд последовател ных действий, которые завершаются одновременно.Известен однофазный двухтактный регистр сдвига, содержащий разрядные.ячейки, кажд я из которых состо ит из двухвходов пс элементов И с инвертором на перв м входе, соединенных последовательно с элементом ИЛИ 11.Этот регистр сдвига может быть использован в каЧестве распредели тельного устройства.Недостатком такого регистра сдвига является сложность схемного выполнения.Наиболее близким по технической сущности к предложенному является регистр сдвига, содержащий ячейки памяти, каждая и которых состоит из последовательно соединенных элементов ИЛИ и И,Формироветель тектовых импульсов, входы которого соединены с тактовой шиной и шиной сброса, при этом вых д элемента И каждой ячейки памяти со динен с входом элемента ИЛИ данной и последующей ячеек30 памяти и являетс выходом регистра, вход элемента ИЛИ первой ячейки является входом реги тра, входы элементов И четных и н четных ячеек соединены с первым и вторым выходами формирователя тактовых импульсов соответственноНедостатками известного .регистра сдвига при его и пользовании в качестве распределительного устройства для выполнения функций управления являются сложность схемного выполнения формирователя тактовых импульсов, и то, что выходной сигнал каж,дой ячейкипамяти является импульсным сигналом и не может сохранятьсяв течение всего интервала времени , действия входног 20.сигнала,ия является у Целью изобрет н проение устройства Поставленная ель достигаетсяем, что в распр делительном устрои щ стве (регистре с вига), содержащемячейки памяти, к ждая из которыхсостоит из элементов И и ИЛИ, причем выход элемен а И каждой ячейкипамяти соединен с первым входом элемента ИЛИ данной ячейки памяти иявляется выходом распределительного 74 2устройства, выход элемента ИЛИ каждой ячейки памяти соединен с первым, входом элемента И данной ячейки па мяти, и формирователь тактовых импульсов, содержащий Т-триггер и элемент НЕ, второй вход элемента И каждой ячейки памяти, кроме первой,соединен с выходом элемента И предыдущей ячейки памяти, а второй входэлемента И первой ячейки памятиявляется управляющим входом распределительного устройства, прямой иинверсный выходы Т-триггера соединены со вторыми входами элементовИЛИ нечетных и четных ячеек памятисоответственно, Т-вход Т-триггераподключен к выходу элемента НЕ,вход которого является тактоьым входом распределительного устройства,Ева К-вход Т-триггера подключен к управляющему входу распределительногоустройства,На фиг. 1 представлена функциональная Схема предложенного рас-пределительного устройства; нафиг. 2 - временная диаграмма, поясняющая его работу,Распределительное устройство содержит ячейки 1 памяти и формирователь 2 тактовых импульсов. Ячейкипамяти состоят из элементов И 3 иИЛИ 4, а формирователь тактовых импульсов - из элемента НЕ 5 Т-триггера б. Выход элемента И 3 каждойячейки памяти 1 соединен с первымвходом элемента ИЛИ 4 данной ячейки памяти, со вторым входом элемента И 3 последующей ячейки памятии является выходом распределительного устройтсва, Второй вход элементаИ 3 первой ячейки памяти являетсяуправляющим входом 7 распределитель-,ного устройства, Выход элементаИЛИ 4 каждой ячейки памяти соединенс первым входом элемента И 3 данной ячейки памяти. Вторые входы элементов ИЛИ 4 нечетных и четных ячеек памяти соединены с прямым и инверсным выходами Т-триггера б. Вход элемента НЕ 5 является тактовым входом 8 распределительного устройства, а выход элемента НЕ 5 соединен с Т-вхо дом Т-триггера б, К-вход которого подключен к управляющему входураспределительного устройства.Распределительное устройство работает следующим образом.В исходном состоянии, т.е. до поступления на управляющий вход 71088074 4пает на второй, вход элемента И 3третьей ячейки 1 памяти. В моментвремени С 4 происходит переключениеТ-триггера 6, в результате чего срабатывает третья ячейка 1 памятии т.д,Таким образом, на выходе каждойпоследующей ячейки 1 памяти выходной сигнал появляется с задержкой наодин такт и сохраняется до окончания действия сигнала на управляющем .входе 7. В момент , когда единичный сигнал снимается с управляющеговхода 7, Т-триггер 6 и ячейки 1 памяти возвращаются в исходное состояние. каз 268одпнсно НИИПИ ираж 575 Филиал г. Ужг тентф, Проектная д 3единичного сигнала (фиг. 2 в) на прямом выходе Т-триггера 6 и на выходах ячеек 1 памяти присутствует нулевой сигнал (фиг. 2, г, е, ж, з, и), При поступлении в момент 11 на управляющий вход 7 и на К-вход Т-триггера единичного сигнала, Т-триггер подготавливается к переключению тактовыми импульсами, поступающими на тактовый вход 8 (фиг. 2 Й). Переключение Т-триггера начинается в момент спада очередного тактового импульсоа (момент й, фиг. 2), Практически одновременно с этим появляется сигнал на выходе первой ячейки 1 памяти (фиг. 2, е), который за счет обратной связи через элемент ИЛИ 4 будет сохраняться до конца действия сигнала на управляющем входе. Этот сигнал поступает на второй вход элемента И 3 второй ячейки памяти. Однако сраба.тывание этой ячейки памяти произойдет только в момент С , т,е. после переключения Т-триггера 6 и появления единичного сигнала на втором . входе элемента ИЛИ 4. и на первом входе элемента И 3 второй ячейки 1 памяти. Единичный сигнал с выхода элемента И 3 второй ячейки посту-: Технико-зкономические преимущества предложенного устройства по срав нению с известным состоят в болеепростой реализации формирователятактовых импульсов, который содержиттолько два элемента, а в известномустройстве - 10 элементов.2 Кроме того, в предложенном распределительном устройстве выходные сигналы ячеек памяти сохраняются доокончания действия сигнала на управляющем входе распределительного устройства.