Цифро-частотный интегратор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК,19 рспп С 06 Р з ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54)(57) ЦИФРО-ЧАСТОТНЬ 1 Й ИНТЕГРАТОР,содержащий первый счетчик и первуюгруппу элементов И, причем счетныйвход первого счетчика подключен кинформационному входу интегратора,а выходы первого счетчика соединеныс первыми входами элементов И первой группы, о т л и ч а ю щ и й с ятем, что, с целью повьппения надежности функционирования путем устойчи-.вости к сбойм на шине ввода опорнойчастоты, он содержит второй счетчиквторую группу- элементов И, регистррезультата, группу, элементов ИЛИ,элемент ИЛИ, причем счетный вход второго счетчика подключен к,входу опорной частоты интегратора, выходы второго счетчика соединены с первыми входами элементов И второй группы, выходы которых и выходы элементов И первой группы соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы которых подключены к информационным входам регистра результата, вход обнуления которого соединен с выходом элемента ИЛИ; а выходы являются информационными выходами интегратора, выход знака "-" интегратора подключен к выходу последнего разряда первого счетчика, выход знака "+" интегра. тора подключен к выходу последнего разряда второго счетчика, ыход посл него разряда первого счетчика соединен с входом сброса второго счетчика и вторыми входами элементов И второй группы, выход последнего разряда второго счетчика соединен с входом сброса первого счетчика и вторыми входами элементов И первой группы, выходы предпоследних ра рядов первого и второго счетчиков соединены соответственно с первыми и вто рыми входами элемента ИЛИ.Изобретение относится к вычислительной технике, может быть использовано при построении цифровых интегрирующих машин, цифровых дифференциальных анализаторов, различных -цифроаналоговых, частотно-импульсных вычислительных устройств и, в частности, в системах экспресс-обработки сейсмической информации о структурах шельфсв морей в бортовом геолого- геофизическом комплексе.Известно устройство, содержащее регистр подынтегральной функции, в качестве которого используется реверсивный счетчик, опорный делитель 15 частоты, элементы И и ИЛИ. В устройстве выходы счетчика и делителя частоты соединены с входами элементов И, а выходы элементов И через элементы ИЛИ соединены с выходами устрой ства Г 1 3Недостатком известного устройства является его неприменимость при интегрировании знакопеременных подынтегральных функций, когда последние 25 представлены в дополнительном двоичном коде. 10 30 Наиболее близким по техническойсущности к предлагаемому являетсяцифро-частотный интегратор, содержащий реверсивный счетчик импульсов,счетный вход которого соединен сшиной ввода подынтегральной функции,а информационные выходы счетчика соединены с шинами вывода абсолютного35значения искомой величины, триггерзнака, вход которого соединен с выходом переполнения счетчика импульсов, а его выход - с одной из шин40вывода абсолютного значения искомойвеличины, опорный делитель частоты,вход которого соединен с шиной вводаопорной частоты, матрицу элементовИ, первые входы которой соединены45с информационными выходами счетчикаимпульсов, а вторые входы - с выходами делителя частоты, элемент ИЛИ,входы которого соединены с выходамиматрицы элементов И, первый элементИ, один вход которого соединен с ши 50ной ввода опорной частоты, а другой -с выходом триггера знака, триггер,нулевой вход которого соединен свыходом первого элемента И, а единичный вход . - с выходом элемента ИЛИ,второй элемент И, один вход которогосоединен с выходом элемента ИЛИ,другой вход с единичным выходом триггера, а выход - с шиной вывода знака "+", а третий элемент И, первый вход которого соединен с выходом первого элемента И, второй вход с нулевым выходом триггера, а выход - с шиной вывода знака "-" Г 23.Недостаток цифро-частотного интегратора - низкая надежность в работе, что обусловлено сбоями из-за несинхронизма отдельных импульсов на входах матрицы элементов И.Целью изобретения является повышение надежности функционирования путем устойчивости к сбоям на шине ввода опорной частоты.Поставленная цель достигается тем, что в интегратор, содержащий первый счетчик и первую группу элементов И, причем счетный вход первого счетчика подключен к информационному входу интегратора, а выходы первого счетчика соединены с первыми входами элементов И первой группы, введены второй счетчик, вторая группа элементов И, регистр результата, группа элементов ИЛИ, элемент ИЛИ, причем счетный вход второго счетчика подключен к входу опорной частоты интегратора, выходы второго счетчика соединены с первыми входами элементов И второй группы, выходы которых и выходы элементов И первой группы соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы которых подключены к информационным входам регистра результата, вход обнуления которого соединен с выходом элемента ИЛИ, а выходы являются информационными выходами интегратора, выход знака "-" интегратора подключен к выходу последнего разряда первого счетчика,.выход знака +интегратора подключен к выходу последнего разряда второго счетчика, выход последнего разряда первого счетчика соединен с входом сброса второго счетчика и вторыми входами элементов И второй группы, выход последнего разряда второго счетчика соединен с входом сброса первого счетчика и вторыми входами элементов И первой группы, выходы предпоследних разрядов первого и второго счетчиков соединены соответственно с первым и вторым входами элемента ИЛИ.На чертеже представлена блок-схема цифро-аналогового интегратора.Цифра-частотный интегратор содержит первый счетчик 1, второй счетчик80 30 Х +1 Е = У(х) Йх, 3 10895 2, первую группу элементов И 3, вторую группу элементов И 4, элемент ИЛИ 5, группу элементов ИДИ 6 и регистр 7 результата.Счетный вход счетчика 1 соединен с 5 информационным входом интегратора, счетный вход второго счетчика соединен с шиной ввода импульсов опорной частоты, первый и второй счетчики выполнены кольцевыми и идентичны О ми друг другу, сигнальный выход старшего разряда счетчика 1 соединен с входом установки в исходное состояние счетчика 2 и сигнальный выход старшего разряда счетчика 2 соеди нен с входом установки в исходное состояние счетчика 1, первые входы элементов И группы 3 поразрядно соединены с сигнальными выходами счетчика (импульсов) 1, а вторые 20 входы элементов И 3 объединены и соединены с сигнальными выходами старшего разряда счетчика (импульсов) 2, первые входы второй группы элементов И 4 которых поразрядно соединены с 25 сигнальными выходами второго счетчика (импульсов) 2, а вторые входы объединены с сигнальными выходами и старшего разряда первого счетчика (импульсов) 1, входы элемента ИЛИ соединены с сигнальными выходами разряда, на единицу младшего старшего, счетчиков 1 и 2, входы элементов 6 соединены с поразрядно соединенными выходами элементов И 3 и 4, вход обнуления регистра 7 соединен35 с выходом элемента ИЛН 5, вход знакас сигнальным выходом старшего разряда первого счетчика 1, вход Эзнака "+" с сигнальным выходом стар 40 шего разряда второго счетчика 2, а входы ввода относительной величины искомого параметра - с выходами элементов 6. жимое одного из счетчиков не достигает значения, на единицу меньшего емкости счетчика 1 или 2 (безразлично). По накоплении счетчиком 1 или 2 числа, на единицу меньшего емкости счетчика, на его сигнальном выходе, на единицу младшем старшего разря-. да, устанавливается высокий потенциал, который через элемент ИЛИ 5 поступает на вход обнуления регистра 7, последний при наличии в нем записи обнуляется, а по накоплении счетчиком 1 или 2 (безразлично) числа, равного емкости счетчика, на его сигнальном выходе старшего разряда устанавливается высокий потенциал. Высокий потенциал с выхода старшего разряда счетчика 1 фиксируется регистром 7 так как знак "-", а высокий потенциал с выхода старшего разряда счетчика 2 фиксируется регистром 7 как знак11+ , кроме того, высоким потенциалом с выхода старшего разряда счетчика 1 по вторым входам элементов И содержимое счетчика 2 через элементы 4 и элементы 6 переписывается в регистр 7 модуль искомой величины, а высоким потенциалом с выхода старшего разряда счетчика 2 аналогично вышеописанному, с одержимое счетчика 1 через элементы И 3 и элементы 6 переписывается в регистр 7 . Кроме того , высоким потенциалом с выхода старшего разряда счетчика 1 ( 2 ) счетчик 2 ( 1 ) обнуляется и цифро-частотный интегратор повторяет цикл и нтегрир ования. Каждый цикл интегрирования заканчивается определением величиныЦифро-частотный интегратор работает следующим образом,В исходном состоянии счетчики 1 и 2 обнулены, на выходах элементов И 3 и 4, элемента ИЛИ 5 и элементов ИЛИ 6 низкие потенциалы, регистр 7 обнулен. При подаче на счетный вход счетчика 1 импульсной последовательности, частота которой пропорциональна модулю подынтегральной функции, а на счетный вход счетчика 2 импульсной 55 последовательности опорной частоты в счетчиках 1 и 2 производится подсчет импульсов до тех пор, пока содерХгде У(х) - подынтегральная функция;, Их=ах=Т - период следования им-,пульсной последовательности опорной частоты.Действительно, содержимое регистра 7 по окончании каждого цикла интегрирования определяется знакомИ"-" или + и модулем искомой величины отношения двух частот входных последовательностей Р(х) и У(х), т.е,Р(х)/У(х) или У(х)/Р(х). Кроме того, так как емкости счетчиков равны, то всегда справедливо равен- ство-Ы., при Р(х 1 У(х 1Ях 1 У х 1 дх Ях- , при Р(х 3)У(х 1 У(хйх Составитель А. ЧекТехредМ.Надь Янов Редакт орректор М. щароши Подписное Тираж 699Государственного комителам изобретений и открытосква, Ж, Раушская н 936/46 В., д. 4/ 03 Патент", г. Ужгород, ул. Проектная, 4 Фили что исключает необходимость в синхронизации работы интегратора и повышает его надежность в работе независимо от скважности входных импульсных последовательностей, кроме того, использование идентичных узлов 1 и 2 и соответственно 3 и 4 упрощает конструкцию интегратора, а код модуля искомой величины определяется эле" ментами 6, т.е. искомая величина мо" жет быть получена в любом определяе 0 мом элементами ИЛИ 6, параллельномкоде.