Патенты с меткой «интегро-дифференциальный»
Обратимый интегро-дифференциальный или алгебраический преобразователь
Номер патента: 217051
Опубликовано: 01.01.1968
Авторы: Борковский, Катков, Пухов
МПК: H03M 3/00
Метки: алгебраический, интегро-дифференциальный, обратимый
...30 вход и выход которого периодически с помощью ключей 4 присоединяется к горизонтальным шипам матриц 1 и 2 соответственно, исто ники тока б для задания правых частей моделируемых зависимостей, конденсаторы б, подксноченные к горизонтальным шинам матрицы 2, для запоминания выходных напрягкеий усилителя 3 и выполнения функции последнего при его отключении.Прп задании на вертикальных шинах матрицы 1 (г - пг напряжений в процессе переклюсЕНИ 5 С 1 ЛИТЕЛЯ 3 НаПРЯжЕНИЯ На ГОРИЗОН- тальных шипах матрицы 1 обратятся в нулевыс, а на свободных всртикальных шинах установятся потенциалы, соответствующие системе уравнений Вх = (. Моделируемые интегро-дифференциальным преобразователем уравнения имеют следующий вид:2170 Б 1 или коротко; с - +Ах=. П...
Интегро-дифференциальный вычис-литель
Номер патента: 798902
Опубликовано: 23.01.1981
Автор: Баранов
МПК: G06J 1/02
Метки: вычис-литель, интегро-дифференциальный
...которого подключается к входу регистра 3.В результате регистры 3 и 4 объединяются в один регистр общей емкостью в Зи - 1 двоичный разрядов. Причем, в момент объединения с выхода регистра 3 считывается первый разряд кода Хо, а с выхода регистра 4 - второй разряд кода У, .Первый (младший) разряд кода Хо с выхода регистра 3 поступает через элементы 21 И и,14 ИЛИ на первый вход элемента 22 И и на вход регистра 4.Если в первом разряде величины Х о записан единичный код, то элемент 22 И срабатывает и установит триггер 11 в едииничное состояние, который сигналом прямого выхода открывает элемент 19 И.В это время с выхода регистра 2 считывается последовательным способом, начиная с младших разрядов, двоичный код коэффициента В, который...
Интегро-дифференциальный вычислитель
Номер патента: 955051
Опубликовано: 30.08.1982
Автор: Баранов
МПК: G06F 7/64
Метки: вычислитель, интегро-дифференциальный
...генерации на седьмом выходеблока 13 синхронизации управляющегосигнала длительностью в П.тактов, который переключает коммутаторы 22, 24 и27, Одновременно на третьем выходеблока 13 синхронизации вырабатываетсяуправляющий сигнал длительностью 2 итактов, действующий на коммутатор 20,а на четвертом выходе блока 13 синхронизации вырабатывается уцравляющийсигнал длительностью П тактов, действующий на коммутаторы 1 Ь, 21 и 23.На девятом выходе блока 13 синхронизации в это время формируется управлявший сигнал длительностью в 3 П тактов,который переключает коммутаторы 28и 29,Входная шина 31 подключается коммутаторами 21 и 22 ко входу регистра 3сдвига и коммутатором 24 - ко входурегистра 7 сдвига, выход которого подключается коммутаторами 20 и...
Интегро-дифференциальный вычислитель
Номер патента: 960813
Опубликовано: 23.09.1982
Автор: Баранов
МПК: G06F 7/64
Метки: вычислитель, интегро-дифференциальный
...шаг последователь. ного преобразования входной величины Х в выходную У, который выбирается из условия заданной точности, 960813 12Триггер 43 со счетным входом выполняет деление на две частоты выходной последовательности импульсовэлемента 42 задержки. Поэтому натретьем выходе блока 11 синхронизации действует последовательность импульсов частоты й/2 п, которая, всвою очередь, делится делителем 44в и раз. Таким образом, на выходеделителя 44 (четвертый выход блока11 синхронизации) действует последовательность импульсов частотый/2 п , период следования которойопределяет время вычисления наодном шаге,Вычисления начинаются после установки триггера 16 в единичноесостояние импульсом четвертого выхода блока 11 синхронизации. Сигналпрямого выхода...
Интегро-дифференциальный вычислитель
Номер патента: 1020823
Опубликовано: 30.05.1983
Автор: Баранов
МПК: G06F 7/64
Метки: вычислитель, интегро-дифференциальный
...подключен к прямо- лителя; на фиг. 2 - структурные схемыму выходу четвертого триггера, выход 5 блока знака и блока синхронизации.регистра результата соединен с информа- Интегро-,дифференциальный вычислиционным входом первого блока формирова- тель (фиг, 1) содержит регистр 1 рения дополнительного кода, выход первого зультата, первый регистр 2 промежурегистра промежуточного результата сое- точного резулътата, первый и второйдинен с вторым информационным входом, регистры 3 и 4 коэффициентов соответпервого коммутатора, выход которого под- отвеяно, второй, третий и четвертыйключен к первому входу восьмого элемен- регистры 5-7 промежуточных результата И, второй вход и выход которого сое- тов соответственно, третий регистр 8динены с...
Интегро-дифференциальный вычислитель
Номер патента: 1108445
Опубликовано: 15.08.1984
Автор: Баранов
МПК: G06F 7/64
Метки: вычислитель, интегро-дифференциальный
...знака и общего преобразования вы числителя, выходы частного преобразования с первого по ь -й порядок вычислителя и выходы знака частных преобразований вычислителя соединенЫ соответственно с выходами элементов И первой и второй групп, вход синхро. низации девятого регистра сдвигаГсоединенс десятым выходом блока синхронизации, одиннадцатый выход которого соединен с входом управления дечятого регистра сдвига, двенадцатый выход блока синхронизации соединен с входом сброса второго сумма тора и третьего Формирователя дополнительного кода, входы элементов И третьей группы соединены с входами задания порядка преобразования вычислителя, а их выходы подключень 1 к входам элемента ИЛИ.На Фиг. 1 изображена структурная схема...