Цифро-частотный интегратор

Союз СоветскихСоциапистичвсиихРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯ(23) Приоритет 1,51)ф. Кп. 6 06 Г 7/6 Ь 1 ооударстеанный комитет СССР во делам вэобретеннй и открытнй(71) Заявитель. Ь) цифро-цАстотньа интегрАтоР Изобретение относится к вычислительной технике и может быть использовано при построении цифровых интегрирующих машин, ципровых дифферен"циальных анализаторов, различных цифро-аналоговых и частотно-импульсныхвычислительных устройств,Известно цифровое сглаживающееустройство, состоящее иэ двоичныхумножителей, реверсивного счетчика,тораспределителя импульсов, причем реверсивный очетчик имеет обратную связьс последнего знакового разряда навсе разряды счетчика, кроме первого,.а на входе счетчика подключен распре 15делитель импульсов, управляющие входыкоторого соединены со знаковыми разрядами. При размыкании контура обратной связи и подаче импульсов приращений на вход распределителя такое устройство может служить цифро-частотныминтегратором и позволяет получать знакопеременную подынтегральную функцию 1). Известное устройство имеет следующие недостатки: при смене знака подинтегральной функции требуются 2 так-. та, что ухудшает быстродействие устройства; значение подынтегральной функции представляется в прямом коде, что затрудняет сопряжение такого устройства с ЦВИ, в которой данные представляются как правило в дополнительном двоичном коде.Известно устройство, содержащее регистр подынтегральной функции, в качестве которого используется реверсивный счетчик, опорный делитель частоты и схемы И, ИЛИ, причем выходы счетчика, и делителя частоты соединены со входами схем И, а выходы последних подключены ко входам схемы ИЛИ, выход которой является выходом устройства 1,2 ).Недостатком такого устройства является невозможность использования его при получении энакоперемемных значений подынтегральной функции, предка для отрицательного числа у, представленного в дополнительном коде.В таблице дана работа устройства в момент перехода счетчика через "0" и образования в нем отрицательного 5 числа ( значение в счетчике выражено в десятичном коде). 0,25 0,1250,875-1 Г =-1 0 1,10 Значение подынтегральной Функции у действительно представляется г 5 в дополнительном коде, причем частота Г приращений ЬХ определяется зиачением этого кода как для положительных, так и отрицательных величин у,а знак приращений определяется вы- зо ходами второго и третьего элементов И. Причем для схемы знака подынтегральной Функции не требуется дополнитель" ных тактовТаким образом, в отличие от из" естного циФро-частотного интегратоа предлагаемый интегратор имейт более широкие Функциональные возможности, т.е. позволяет получать знакопеременные значения подынтегральной е функции, представленные в дополнительном двоичном коде. Это упрощает сопряжение его с циФровой вычислитель- ной машиной, данные в которой также представляются в дополнительном коде. Кроме того, при смене знака подинтегральной функции не требуется . дополнительного такта.Формула изобретенияЦиФро-частотный интегратор, содер- у жащий реверсивный счетчик, опорный 2. Патент СВА У 2910237, кл,2351503 опублик. 1959, ( прототип). ЬУ Удес-1 О 000 О 5 Г) 6делитель частоты, группу элементов Ии элемент ИЛИ, причем вход счетчикаподключен к входу приращений подынтегральной Функции интегратора, выходкаждого разряда счетчика подключен квыходной шине подынтегральной Функцииинтегратора, вход опорного делителячастоты подключен к входу опорнойчастоты интегратора, первый вход каждого элемента И группы подключен квыходу соответствующего разряда счетчика, второй вход каждого элемента Игруппы подключен к соответствующемувыходу опорного делителя частоты, выходы элементов И группы подключенык входам элемента ИЛИ, о т л. и ч аю щ и й с я тем, что, с целью расширения Функциональных возможностейза счет получения знакопеременныхзначений подынтегральной Функции вдополнительном коде, в него введенытриггер знака, три элемента И и триггер, причем вход триггера знака подчключен к выходу старшего разряда реверсивного счетчика, выход триггеразнака подключен к выходной шине подынтегральной Функции и первому входупервого элемента И, второй вход которого подключен к входу опорной частоты интегратора, выход элемента ИЛИподключен к первому входу второгоэлемента И и установочному входу триггера, прямой выход которого подключенк второму входу второго элемента И,выход которого является первым выходом интегратора, выход первого элемента И подключен к первому входутретьего элемента И и входу сбросатриггера, инверсный выход которогоподключен к второму входу третьегоэлемента И, выход которого являетсявторым выходом интегратора. Источники инФормации,принятые во внимание при экспертизе 1, Авторское свидетельство СССРГ 155044, кл, 606 Г 15/00, 1963, а 35955/52 ВНИИПИ Госуд по делам 1130 Я, Москва лиал ППП "Пате