Устройство для определения фазы спектральных составляющих исследуемого сигнала

Изобретение относится к вычислительной технике, в частности к специализированным устройствам, и предназначено для вычисления взаимного спектра в реальном масштабе времени.По основному авт.св, В 781823 известно устройство для определения фазы спектральньи составляющих исследуемого сигнала, содержащее операционные регистры; сумматор, 1 О блок сравнения, мультиплексор, двухканальный блок логарифмирования вычитатель, причем входы регистров являются соответствующими входами устройства, а выходы подключены к соответствующим входам сумиатора, блока сравнения и мультиплексора, управляющий вход которого подключен к выходу блока сравнения, выход сумматора подключен к первому входу двухканального блока логарифмирования, второй вход которого соединен с выходоммультиплексора входы вычитателя соединены с соответствующими выходами двухканального блока логарифмирования и .Недостатком устройства является невозможность определения модуля взаимного спектра.Цель изобретения - расширение функциональных возможностей устройства путем вычисления модуля взаим.ного спектра. Указанная цель достигается :тем, что в устройство введены первый З 5 .и. второй сдвиговые регистры, триг гер, второй мультиплексор и вторей :сумматор, выход которого является вьиодом модуля взаимного спектра устройства, выход вычитателя подклю О чен к информационному входу триггера и информационному входу первого сдвигового регистра, выход (п)-го разряда (й-разрядность) которого подключен к первому входу второго Сумматора, второй вход которого подключен к информационному выходу второго сдвигового регистра, информационный вход которого соединен с вторым входом вычитателя, прямой и инверсный выходы (й)-го разряда первого сдвигового регистра подключены соответственно к первому и второму информационным входам второГо мультиплексора, информацион- И ный выход которого подключен к третьему входу второго сумматора, управляющий вход второго мультиплексора подключен к выходу триггера, установочный вход которого соединен с установочными входами первого и второго сдвиговых регистров и являетсяустановочным входом устройства, а,управляющие входы первого и второгосдвиговых регистров соединены и являются тактовым входом устройства,На Фиг.1 показана функциональнаясхема устройства на фиг,2 - графикпогрешности определения модулявзаимного спектра,Устройство содержит операционные регистры 1 и 2, сумматор 3,блок 4 сравнения, мультиплексор 5,двухканальный блок 6 логярифмирова-ния, вычитатель 7, сдвиговые регистры 8 и 9, триггер 10, мультиплексор 11, сумматор 12, тактовыйвход 13, установочный вход 14, информационные входы 15 и 16, выходы17 и 18 модуля и фазы соответственно.Устройство работает следующим образом.Совместно нормализованные числаА (к) и В (1 с) подаются на входы15 и 16 операционньи регистров 1 и 2,На сумматоре 3 получится их сумма,после чего на первом выходе блока6 логарифмирования образуется логарифм суммы А(к) + В(1), Блок 4 сравнения, с помощью которого сравниваются АЬ) и В(к), управляет мультиплексором 5. В результате большаяиз этих двух величин появляется навьиоде мультиплексора 5, а на второмвыходе блока 6 образуется логарифмэтой величины,На вьиоде вычитателяобразуетсяразность значений, полученных напервом и втором выходах логарифматора б, которая пропорциональна фазе. Под управлением импульсов с входа 14 с выхода вычитателя 7 двоичный код фазы заносится в сдвиговый регистр 9, астарший разряд кода запоминается в триггере 10. Одновременно с второго выхода блока 6 двоичный код .большого числа заноситсяв сдвиговый регистр 8. Под управлением импульсов сдвига с входа 13 происходит сдвиг регистров 8 и 9. На одноразрядном сумматоре 12 происходит последовательное поразрядноесуммирование двоичного кода регистра 8, двоичного кода регистра 9,сдвинутого на один разряд в сторонуС(к) = 1 ое АЬ)+-,ф-Щ),при А(к) В(1 с);1 ор В(1 с)+-Я-йср),при АОс)(В(Ц, 114младших разрядов, и одновременно поразрядное вычитание из полученной суммы прямого или обратного кодов . поправки. Поправка, равная двоичному коду регистра 9,сдвинутому на два разряда в сторону младших разрядов, последовательньм кодом подается на вычитающий вход сумматора 12 через мультиплексор 11, которым управляет триггер 10, Если содержимое триггера 10 "0", то на сумматор 12 поступает прямой код поправки, если "1" - обратный. После П сдвигов ( ч - разрядность регистров 8 и 9) на выходе 17 сумматора 12 получен последовательный двоичный код величины С(М),а на выходе 18 сдвигового регистра 9 - двоичный код, пропорциональный фазе ц) Ь) .В соответствии с изложенным модуль взаимного спектра С(к) определяется по следующему соотношению1422 4где Щ - двоичный код, пропорциональный фазе д (к) в пределах 0 - 45 определяемый ло соотношению 1 ор 1+ - , при А(1 с)сВ(1 с)АЬ)12 В(1 с) ) 1 ор 1+ , при А(с)В(1 с), - ф, при(1/2, 11-,.приф1/2. Погрешность вычисления модуля взаимного спектра указанным способом, как видно из фиг2, не превышает 4,67,По сравнению с известным устрой ством предлагаемое позволяет значительно расширить функциональные возможности устройства путем определения одним устройством как фазы, так и модуля взаимногоспектра. 251141422 Составитель А.Барановктор Р.Цицика ТехредЛ. Михею Корректор Е.Сирохман ППП "Патент", г. Ужгород, улПроектная,з 497/37 ВНИИПИ Го по дел 113035, Москираж 710 Подписноеарственного комитета СССРизобретений и открытийЖ, Раушская наб., д. 4/5