Устройство для отображения и хранения информации телевизионного изображения

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 12779 94 С 06 Р 13/16 ТВЕННЫЙ КОМИТЕТ СССР ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ГОСУД АРСПО ДЕЛ ОПИСАНИЕ ИЗОБРЕТЕНИЯ АТЕН46й Координациош(54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИХРАНЕНИЯ ИНФОРМАЦИИ ТЕЛЕВИЗИОННОГОИЗОБРАЖЕНИЯ(57) Изобретение относится к устройству для отображения и хранения информации телевизионного изображения,использующему запоминающее устройство, к которому имеет доступ компьютер. Целью изобретения является повьппение быстродействия. Устройстводля отображения и хранения информации телевизионного изображения использует память, доступную для компьютера, в котором память содержитэлементы динамической памяти с произвольным порядкомобращения, организованные в блоки памяти, обращениек которым производится в последовательные циклы, Адресные входы запоми нающих элементов управляются адресным генератором через блок модификации адреса и коммутатор адреса. Блокмодификации адреса модифицирует адреса изображения, формируемые адресным генератором, в соответствии стребованиями к адресам со стороныблоков памяти. Коммутатор адреса соединен одновременно с предопределеннымиадреснымилиниями адресного генератораи адресными линиями блока сопряжения,обеспечивая соединение с компьютером,Информационная шина памяти соединенас коммутатором информации, выходы ко-.торого соеднинены с преобразователемпараллельного кода в последовательный, роль которого выполняет регистрсдвига, и с мультиплексором блокасопряжения, Управление коммутаторами адреса и информации осуществляется посредством младших значащих битовадресов по горизонтали, Благодаряспецифичности управления часть блоков памяти оказывается постоянно соединенной с компьютером, а другая ихчасть - с отображающим устройством(дисплеем), и эти соединения циклически изменяются. Этот способ управления обеспечивает постоянное обновление динамических памятей с произвольным порядком обращения, и устройство оказывается в состоянии квазипостоянного соединения с дисплееми компьютером. 7 ил,(Йат) 5 тя 56 78 9 ЮИ О ОО ным, вйходом-входом регистра сдвига,выход которого через первый цифроаналоговый преобразователь соединен свидеовыходом устройства, видеовход М оооо Хз ОСОО Х 7 001 6 ОО 1 1 010 2 01 3 100 4 101 Б 110 6 которого через второй цифроаналоговый преобразователь соединен с вторыминформационным входом регистра сдви"га. 013 ОООО1 00.110 1011277910 омаре Составитель Г. Пон ва Рыбченко Техред В.Кадар Корректор И.МусРедак Заказ 6768/ Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 Тираж 671ИИПИ Государственногопо делам изобретений5, Москва, Ж, Рауш Подпискомитета СССРоткрытийкая наб., д. 4/5Изобретение относится к устройствам для отображения и хранения информации телевизионного изображения (кадра), использующим запоминающие устройства, к которым имеет доступ компьютер.Целью изобретения является повышение быстродействия за счет того что время обращения компьютера существенно короче длительности телевизионной строки, посредством чегодостигается высокая скорость информационного потока на и от компьютера, т.е. длительность полного описания изображения (кадра) становится короче. На Фиг, 1 схематично представлен экран монитора (электронно-лучевой трубки) с разложением по горизонтали и вертикали; на фиг. 2 - то же, с четырьмя наиболее значащими адресными битами; на Фиг3 - память, необходимая для описания видимой площади изображения (кадра); на Фиг, 4трансформация запоминающих областей;на Фиг. 5 - блок-схема устройства;на фиг. 6 - схема блока модификацииадреса; на Фиг. 7 - схема устройствас вариантом исполнения блока памяти, Устройство (Фиг. 5) содержит центральный тактовый генератор 1, блок 2 синхронизации, адресный генератор 3, блок 4 сопряжения, коммутатор 5 адреса, мультиплексор 6, блок 7 модификации адреса, блок 8 памяти, блок 9 управления памятью, коммутатор 10 информации, .регистр 11 сдвига,цифроаналоговые преобразователи 12 и 13, адресную шину 14, управляющий вход 15 коммутатора адреса, информационную шину 16, вход 17 мультиплексора 6. Блок 7 содержит муль-, типлексор 18.На Фиг, 1 показана видимая площадь изображения экрана телевизионного монитора (электронно-лучевой трубки). Эту полезную отображающую площадь необходимо сопоставить с ассоциированной памятью. Если есть надобность сохранить стандартное отношение изображения 4:3 при почти идентичном разложении по горизонтали ивертикали, то соответствующие ячейки памяти надо сопоставить с каждой видимой растровой строкой, т.е. вертикальное разложение должно быть равно некоторой растровой линии. Во время обратного хода при смене кадра. строки не видны, следовательно, количество видимых растровых строк оказыва;ется меньше полного числа растровыхстрок в любом изображении, Если используется стандартное изображение в 625 строк, то эФФективность использования иэображения оказывается достаточно высокой, когда емкость памяти соответствует 576 горизонтальным строкамЕсли принято Фиксированное отношение 4:3 между вертикальным и гориэонтальным размерами изображения, горизонтальное разложение составляет 768, что равно максимальному числу вертикальных столбцов, которые можно отобразить на экране. Действительно, при выборе этого числа соблюдается соотношение 4:3, поскольку количество растровых точек в строке равно 768 = 12 х 64, а в столбце равно 576=. 9 х 64Если не требуется обеспечение такого детального разложения, то без существенного изменения конструкции системы можно добиться вдвое более крупного разложения в обоих направлениях при вчетверо меньшей емкости памяти, в которой количество растровых точек в строке равно 384 =12 х 32, а в столбце равно 288 = 9 х 32. Как показано на Фиг. 1, 768 различимых состояний по горизонтали можно определить посредством десяти двоичных адресов, и дополнительные десять двоичных адресов необходимы для определения 576 различимых состояний по вертикали, Девяти адресов недостаточно для определения всех состояний по вертикали, поскольку девять двоичных адресов могут определить максимум 2 =: 512 состояний, что меньше требуемого количества 576,Каждая элементарная точка телевизионного монитора, обладающего памятью, определяется, следовательно, значениями десяти адресов по горизонтали и десяти адресов по вертикали. Предположим, что Х , Х . Х и Хэ обозначают адреса по горизонтали, У У,. Уз и У 9 - адРеса по вертикали соответствующих элементарных растровых точек, среди которых наименеезначащими адресами являются Хо и Уо, а наиболее значащими - Х и У,На Фиг. 2 представлена видимая площадь изображения, разбитая в горизонтальном направлении на 12 и в вер"40 45 50 55 тикальном направлении на 9 элементарных областей. Каждая из этих элементарных областей имеет прямоугольнуюформу и содержит 64 растровых точки в каждом из двух направлений, т.евсего 64 точки. Из принятия двоичной адресной системы следует, чтовнутри каждой из этих элементарныхобластей соответствующие растровыеточки определяются наименее значащими шестью битами адресов по горизон-.тали и вертикали, т.е. адресам Х,,Х по горизонтали и адресамиуоэ у( у Уу по вертикали , Выбородной требуемой из этих элементарныхобластей обеспечивается заданиемнаиболее значащих четырех адресныхбитов, На фиг. 2 вдоль верхнего илевого краев проставлены числовыезначения адресов элементарных областей и ассоциированы с двоичными значениями соответствующих значащих че-тырех адресов Х , Х, Х 8 и У по горизонт,али и адресов уб, у 7 у ув и у 9по,вертикали. Если эти двоичные адреса считываются в виде двоичныхчисел, то значения этих чисел являются координатами соответствующихэлементарных областей.На фиг. 3 аналогично Аиг, 2 представлены элементарные области, каждая из которых содержит 64 х 64 точки,числовые значения элементарных областей также проставлены вдоль верхнего и левого краев полной площади,Числам, являющимся адресами по вертикали, предшествуют двоичные значения .ассоциированного наиболее значащего бита Уз адреса по вертикали,1В силу того, что известные запоминающие устройства имеют целое число адресных входов, использование области памяти, описывающей площадьизображения с отношением 4:3, неэф- .фективно. Если адресация элементарныхобластей (каждая из которых содержит64 точки) выполняется в предположении, что область является единичнымобъектом, то для каждого направлениятребуются четыре адресных бита, а изсоответствующей запоминающей емкости,определяемой 16 х 16 таких единичныхобластей, только 9 х 12 областей содержат полезную информацию,На фиг. 3 пунктирной линией отмечена половина всей запоминающей емкости, которая может быть адресована по вертикали посредством трех би 5 10 15 20 г 25 30 35 тов вместо требуемых четырех. На фиг. 4 такая область памяти позволяет осуществлять адресацию по вертикали посредством трех битов и по гори-, зонтали посредством четырех битов. Такая память может быть реализована запоминающими устройствами, емкость которых составляет половину в сравнении с той, которая требуется для описания площади, представленной на фиг. 3. Названные выше три бита по вертикали фактически иллюстрируют использование девятибитного адреса по вертикали, поскольку полный адрес дополнительно содержит шесть наименее значащих адресных битов, которые необходимы для определения адреса внутри соответствующих элементарных областей.Если сравнить фиг, 3 и 4, видно, что нижняя строка элементарных областей (т.е. последние 64 строки видимого изображения) опущена на фиг.4Эта последняя строка областей может быть разбита на три поля: А, В и С, причем каждое из них ассоциировано с с информацией фактического изображения, требующей описания в памяти. На фиг. 4 видно, что поля А, В и С можно разместить в первых трех строках последних четырех горизонтальных областей. Адрес по горизонтали своими четырьмя битами может определить шестнадцать горизонтальных областей, из которых только двенадцать требуется для фактически существующих элементарных областей. Остающиеся последние четыре "пустые" ячейки памятиможно использовать для описания полей А,В и С. Как видно из Аиг. 4, при при таком распределении последние четыре ячейки из последних пяти строк памяти остаются пустыми. Между площадью изобрежения (фиг.2) и фактической запоминающей емкостью (фиг4) можно установить соответствие посредством модиАицированных адресов. Адресация элементарных растровых точек выполняется по десяти горизонтальным и десяти вертикальным адресам, т.е, всего по двадцати адресам, и эти адреса определяют соответствующие растровые точки, когда устройство находится под управлением компьютера, Такой способ адресации весьма нагляден, т,е. адресацию можно просто проследить, а программы, построенные на таких адресах, просто про 127верить, Фактическая адресация памяти, однако, происходит лишь после модификации названных вьппе наглядных адресов, именуемых также адресами изображения.Модификация адресов изображения осуществляется блоком модиАикации адреса (Фиг. 6), содержащим мультиплексор, имеющий восемь входов и четыре выхода, а также управляющий выбором вход БЕЕ, управляемый битом У адреса по вертикали, Восемь входов получают биты Х и Х адреса по.гориэонтали и биты Уб, У и У 9 адреса по вертикали. С четырех выходов снимаются битыХ и Х 9 модифицированного адреса по8горизонтали и биты У и У 7, модифи" цированного адреса по вертикали,Назначением блока модификации ад-,реса является преобразование элементарных полей А, В и С в полях памяти, представленных на фиг. 4.При сравнении Фиг. 3 и 4 видно,что когда бит У адреса по вертикали равен нулю (0), сканирование изображения (кадра) происхоидт в верхнихвосьми строках областей и нет йадобности в модифкации адресов,Когда значение бита У адреса повертикали становится равным "1", тотребуется выполнение модификации,Как видно на фиг. 4, в последних четырех областях с адресами по горизонтали (справа) этой памяти наиболеезначащие биты Х и Хв адресов по го 9ризонтали имеют значение "1", Есливо время адресной модификации в случаеУ 9 значение адресов Х 8 и Х 9 .изменяется на "1", то, таким образом, сформированные адреса определяют:последние четыре области по горизонталиэтой памяти, когда электронный лучсканирует поля А,В и С по девятойстроке областей.Для поля А характерно, что на протяжении его существования значениябитов Х 8 и Хч адресов по горизонтали оцинаково равны "0". Из этого.следует, что названная вьпне модификация адресов по горизонтали преобразует поле А в поле А (фиг. 4). БитУ 9 не участвует в формирования адресаэтой памяти.Во время сканирования поля В следует принять специальные меры, чтобымодифицированные адреса опрвыделялиполе В , показанное на фиг. 4. НаФиг. 3 видно, что для поля В бит ХоФЗО Адрес изобра- МодиФицирован- Условие жения ный адрес Хп Х Х 9 У 0 9 6 у Х Х У = 1 9 6 8 у 50Если используется блок модификации адреса, то наиболее значащий битУ адреса по вертикали не передает 9ся для дальнейшего использования, 55 поскольку основная роль этого адрес"ного бита заключается в должном управлении процессом модификации адресов. Это обьясняет, почему толькодевятнадцатибитные адреса следует 79106аадреса по горизонтали имеет значение "1". На фиг, 4 модифицированноеполе В имеет адрес по вертикали, вкотором Уб = 1. Блок 7 модификации5 адреса удовлетворяет это условие,обеспечивая равенство Х 8 = Уб, еслиУ 9 = 1.Аналогично, когда электронный лучсканирует поле С, модифицированныйадрес должен определять поле С , Дляполя С истинным является то, чтоХ 9 = 1 (Фиг. 3). В поле С должноудовлетворяться условие У = 1Блок7 обеспечивает удовлетворение этогоусловия.,Блок 7 модификации адреса изменяет наименее значащие шесть горизонтальных и вертикальных адресовХХ и У . Уп, посредствомкоторых внутри соответствующих элементарных областей определяют ячейкипамяти, ассоциированные с соответствующими растровыми точками. Адресноймодификации не подвергаются адресаХб, Х и Хв, Модифицированные адресасведены в таблицу.ассоциировать с адресными входами фактической памяти при общем числе адресов изображения 20, При использовании двадцати адресов изображения работа и программирование остаются простыми для выполнения и визуального контроля, при этом модификация адресов экономит половину от требующейся запоминающей емкости,Центральный тактовый генератор 1 10 (фиг, 5) формирует тактовые импульсы с частотой следования около 15 кГц, адресный генератор 3 в ответ на тактовые импульсы формирует адреса по горизонтали и вертикали, необходимые для адресации памяти. Адресная шина 14 содержит адресные линии, по которым передаются адреса ХХ по горизонтали и адреса У,У по вертикали, Блок 2 синхронизации фор мирует синхронизирующие импульсы для телевизионного монитора, которые привязаны по фазе к адресам изображения и смешиваются с выходными видеосигналами, формируемыми устройством, с целью создания стандартной последовательности составного видеосигнала.Коммутатор 5 адреса состоит изнебольшого числа ("один из двух")мультиплексоров. Выход коммутатора5 адреса в зависимости от логического значения управляющего сигнала,поступающего на его управляющий вход15, формирует логические значениясигналов, управляющих либо первой,либо второй группой входовВторыевходы коммутатора 5 адреса соединены.с внешним компьютером или термина- щлом (не показан), Отображающий монитор и компьютер поочередно получаютдоступ к блоку 8 памяти устройства.Способ адресации блока 8 памяти аналогичен для обоих из этих случаев, 45Адреса отображаемых растровых точеквсегда определяются состоянием ад-.ресной шины 14 адресного генератора3. Обращение к памяти, инициируемоевнешним компьютером, определяется ад ресом, пересылаемым от компьютерачерез блок 4 сопряжения. С целью различения адресов, поступающих от компьютера, и нормальных адресов изображения компьютерные адреса по горизонтали и вертикали обозначены АХ,АХ ,АХ и АУ АУ.АУ 9,Компьютер имеет доступ к памятитолько в,определенные рабочие фазы,которые выполняются соединением входа "Разрешен доступ по адресу" блока 4 сопряжения с одной из адресных линий, например с линией Х адресов по горизонтали адресного генератора 3.Блок 9 управления памятью задает блоку 8 памяти должные режимы работы (режим записывания или режим считывания). В рабочем режиме, когда между коммутатором 10 информации и телевизионным монитором установлена связь, коммутатор 10 подсоединен непосредственно к промежуточной памяти, Которая может быть реализована в предпочтительном варианте в виде регистра 11 сдвига, управляемого по линиям наименее значащих адресов (Х, Х 1, Х и Хэ) по горизонтали и выполняющего преобразование параллельного кода в. последовательный.Последовательный выход регистра 11 сдвига соединен с цифроаналоговым преобразователем 13, который выдает на свой аналоговый выход считанные из памяти величины в форме аналогового напряжения.Устройство упрощает считывание внешних видеосигналов из блока 8 памяти. В этом случае подходящие схемы (не показаны) обеспечивают то, что видеосигналы, подлежащие записыванию, поступают синхронно с адресами по горизонтали и вертикали этого устройства. По аналоговым сигналам, поступающим на вход Видеосигнал", аналогоцифровой преобразователь 12 формирует цифровые сигналы, поступающие на последовательный вход регистра 11 сдвига. Режим записывания устанавливается компьютером через блок 4 сопряжения и блок 9. В этом случае информация, входящая в последовательной форме в регистр 11 сдвига, может быть записана через коммутатор 10 информации в параллельной форме в блок 8 памяти, получающий сигнал "Записывание разрешено". На протяжении периодов обращения компьютера другая выходная группа коммутатора 10 информации работает как продолжение информационной шины 16. Эта выходная группа состоит из совокупности параллельных битовых линий, соединенных с входами мультиплексора 6. Последний имеет управляющий состоянием вход 16, и логическое состояние последнего определяет выбор вхо 9 127791 да, который подсоединяется к информа- ционной линии блока 4 сопряжения, Названное выше соединение между.информационной линией и информационной шиной 16 предназначено для обеспечения двунаправленной передачи информации, благодаря чему компьютер способен выполнять записывание и считывание из блока 8 памяти.Предлагаемое устройство может 10 запоминать шесть битов информации по каждому адресу. Это означает, что память составлена из шести запоминаюющих элементов, управляемых параллельно, и эти элементы, соЕдиненные с информационной шиной 16, могут передавать сигналы, соответствующие выходной информации длиной в шесть битов. Согласно шестибитовой информационной единице цифроаналоговый пре6 образователь 13 может обеспечить 2 = 64 ступеньки градации или, если используется цветной дисплей, 64 различных цвета на экране монитора. В последнем случае стандартный ЦСВ сигнал должен быть сформирован по выходному сигналу цифроаналогового преобразователя 13.Устройство работает следующим образом.ЗОПри соблюдении условий, описанных выше (Фиг, 1-4), во время сканирования каждой телевизионной растровой строки может быть отображено 768 растровых точек (если используется по вышенная степень разложения). Что касается видимой части растровой строки, то длительность каждой раст.ровой точки составляет около 66 нс. Длительность периода тактовых импуль ц сов, Формируемых центральным тактовым генератором 1, составляет около 66 нс, и по этим тактовым импульсам адресный генератор 3 формирует адреса по вертикали и горизонтали. 45Адреса по горизонтали формируются подходящим делением тактовых импульсов на последовательные степени числа 2, и длительность периода адре О са Х по горизонтали равна длительности тактовых импульсов.В динамических памятях с произвольным порядком обращения запоминающие элементы представляют собой конденсаторы, Потери в этих конден,саторах необходимо компенсировать, по крайней мере, по истечении каждого периода в 2 мс. Эта операция наОзывается восстановлением (обновлением), Если обновления по истечениипериода в 2 мс не происходит, то записанная информация оказывается утерянной.Адресующая система спроектирована таким образом, что первая половина адресных битов используется посигналу "Стробирование адресов строки", обозначенному ВАБ, и вторая половина используется по сигналу 1 Стробирование адресов столбцов", обозначенному САБ, Для обновления достаточно, чтобы первая половина адресныхбитов была использована либо для записывания, либо для считывания в повторяющиеся интервалы, которые короче2 мс,Количество адресных входов динамической памяти с произвольным поряд"ком обращения составляет половинучисла битов, необходимых для их полной адресации. Полная адресация происходит в два последующих момента,На первом шаге совместно с установкой сигнала ВАБ, т.е, первой группыиз смеси адресных битов, и на второмшаге совместно с САБ-сигналом втораягруппа из семи адресных битов должнаподсоединяться к адресным входам.Сигнал лЗаписывание разрешено можноустанавливать совместно с формирова"нием САБ-сигнала, Если сигнал "Записывание разрешено" отсутствует, уста-.навливается режим считывания. Вследза установкой адреса по истеченииопределенной задержки оказываетсядоступной считываемая информация, ив режиме записывания информация вводится (в память) после истечения соответствующей задержки, отсчитываемой после установки адреса. Эта задержка составляет значительную частьдлительности обращения к динамической памяти и обычно равна 150-300 нс.Стоимость динамической памяти возрастает с укорочением длительности обра"щения. При использовании известныхинтегрированных компонентов удельнаястоимость памяти на единицу хранимойинформации минимальна, если применятьдинамические памяти с накопительнымиемкостями 16 Кх 1 битов, предпочтительно 64 Кх 1 битов.Ниже описана работа предпочтительного варианта осуществления устройства для случая, когда память 180 составлена из нескольких динамичес 1277910 12ких памятей с накопительной емкостью 16 Кх 1 битов, адресуемых параллельно. Для адресации памяти с такой емкостью требуется 14 битов.На выходе адресного генератора 5 3 формируются адреса Хо, Х Х по горизонтали и адреса У,У,У по вертикали (всего двадцать адресов). Каждая адресная комбинация поставлена в соответствие с элемен О тарными растровыми точками в видимой площади изображения.Из двадцати входных адресных линий блок 7 модификации адреса беспрепятственно пропускает сигналы только по девятнадцати, поскольку именно столько битовых линий оказывается достаточным для адресации заданного числа 768 х 576 растровых точек.Динамические запоминающие элемен О ты, образующие блок 8 памяти, можно адресовать посредством 14 битов. Остальные пять адресных линий нельзя непосредственно использовать для адресации этой памяти. Если блок 8 памяти составлен из 2 = 32 запоминающих элементов и каждый обладает накопительной емкостью 16 Кх 1 битов, то остальные пять битов следует использовать для выбора заданного запо- ЗО минающего элемента.Ниже описано выполнение устройства, в котором считывание из памяти для отображающего монитора происходит синхронно со сканированием элек тронного луча, обновление запоминающих элементов производится внутри заданных максимальных периодов длительностью 2 мс и в то же время компьютер обладает свободным доступом 40 ко всем ячейкам памяти. На фиг. 7 иллюстрируется схема устройства с вариантом исполнения блока 8 памяти. Предположим, в каж дой растровой точке хранится лишь один бит; Если большееколичество инФормациидолжно храниться для соответствующих растровых точек, необходимо увеличиь количество запоми нающих элементов,Запоминающие элементы блока 8 памяти сгруппированы в два блока;8 а и 8, каждый из которых содержит пару групп запоминающих элементов, причем каждая группа содержитпо восемь элементов.По принятомув телевиденйи правилу сканирования чередующимися полукадрамй следует, что две соседних строки, которые располагаются рядом на видимом изображении, ассоциированы с раздельными полукадрами, следующими один за другим. Продолжительность каждого полукадра составляет 20 мс. Если это сопоставить с адресами по вертикали, показанными на фиг, 1 и 2, видно, что значение "О" адреса Уо по вертикали определяет первые полу- кадры, а значение "1" этого адреса определяет вторые полукадры. В соот-, ветствующих запоминающих блоках 8 а и 8 в одна группа из восьми запоминающих элемейтов ассоциирована со значением Уд = О, а другая группа - со значением Уо = 1. Блок 9 организован таким образом; что в зависимости от значения Уо .он использует одну из этих двух групп, Внутри блоков шестнадцать запоминающих элементов соединены параллельно.Поскольку адрес У используется для выбора требуемой группы запоминающих элементов, то остается лишь четыре адреса, которые должны быть распределены, поскольку соответствующие запоминающие элементы можно адресовать посредством четырнадцати битов. Различие между соответствующимиблоками 8 а и 86 заключается в том,что блок 8 а хранит информацию, ассоциированную с растровыми точками,обладающими адресом Х = 1 по гориЪзонтали, в то время как второй блок8хранит информацию для точек, обладающих адресами Хз = О по горизонтали. С точки зрения адресации блоки8 с 1 и 80 можно считать адресуемымипараллельно, хотя фактически коммутатор 5 адреса и коммутатор 1 О информации подсоединяют соответствующиеблоки поочередно к телевизионномумонитору или блоку 4 сопряжения, соединенному с компьютером,Если Х = 1, коммутатор 5 адресасоединяет адресный генератор 3 черезблок 7 Ч с адресными линиями верхнего блока 80. В этом случае восемьзапоминающих элементов считываютсяпараллельно из, блока 8 с 1 и считаннаяинформация записывается в восемь параллельных ячеек регистра 11 сдвигачерез коммутатор 10 информации.В то же время блок 4 сопряжениявыдает адреса АХ= О на компьютер икоммутатор 5 адреса открывает адресные линии, идущие от блока 4 через1277910 13 блок 7на запоминающие элементынижнего блока 85. Информационные линии запоминающих элементов блока 85коммутируются коммутатором 10 информации с мультиплексором 6. 5Когда значение Х изменяется на"О", функциональные роли с необходимостью меняются, т,е, адресные и информационные линии верхнего блока8 а должны быть закоммутированы с блоком 4 и нижний блок 8 в памяти должен быть закоммутирован с монитором.Следовательно, эти блоки поочередно коммутируются либо с компьютером,либо с монитором в зависимости отсостояния Х, и в течение каждого изэтих подключений имеет место операция записи или считывания информации,что соответствует пересыпке информации длиной в 8 битов. 20Очевидно, описанная выше поочередная коммутация блоков может не вы"полняться, если отдельные блоки содержат шестнадцать параллельных запоминающих элементов, которые различа-. 25ются в соответствии со значением У,В таких случаях, однако, требуетсяодновременное выполнение коммутациии пересылки шестнадцати битов, а создание и согласование шин с высоким 30количеством битов нежелательно(учитывая стоимость),При любом значении величин, представленных на фиг. 3, соответствующие группы длиной в 8 битов оказываются присутствующими на параллельных входах сдвига регистра 11. Как следу.ет из принятого способа адресации, каждый период Хз состоит из 8 полных периодов Х , Если регистр 11 сдвига тактируется импульсами частотой 2 Хо (с временными периодами около бб нс), информация, записанная параллельно в регистр 11 сдвига, выдвигается в 45 цифроаналоговый преобразователь 13 (фиг, 5) и монитор получает обновленную информацию каждые 66 нс. Вместо регистра 11 сдвига можно использовать мультиплексор с восемью входами и одним выходом, если он будет устанавливаться адресами Х, Х, и Хя. Из названных выше четырех оставшихся адресных битов на управление выбором между блоками выделен один бит, например бит Хз, и по-прежнему остающиеся три адресных бита используются для управления преобразованием из параллельного кода в последовательный,14выполняемым регистром 11 сдвига или мультиплексором. Поскольку блоки поочередно коммутируются с регистром 11 сдвига, соответствующие блоки оказываются доступными со стороны компьютера в каждый полупериод Х,Очевидно, если блок 8 памяти выбирается с большей запоминающей емкостью и более 14 битов выделяется для определения адреса в ней, тогда проблема распределения памяти значительно упрощается, поскольку еще меньшее количество адресных битов должно быть использовано для преобразования параллельного кода в последовательный, т.е. длина регистра сдвига может быть уменьшена.Другой вариант осуществления можно предложить для случая, когда достаточно понижена степень разложения. При вдвое более крупном разложении в обоих направлениях (в сравнении с принятым выше эталонным) схема устройства (фиг. 7) может быть модифицирована так, что отпадает необходимость дублирования запоминающих элементов в блоках памяти, соответствующих значениям У 0, поскольку оба полукадра содержат идентичную информацию, а также частота тактовых импульсов может быть снижена вполовину от значения, которое она имеет при детальном разложении. При такой модификации достаточно пересылать параллельно четыре бита вместо восьми от памяти и на нее. При таком разложении необходимый объем памяти составляет, следовательно, одну четверть от объема необходимого при более крупном разложении. Постоянное обновлечие динамических запоминающих элементов может быть обеспечено посредством рационального распределения 14 битов адресации памяти. Каждый адрес, выдаваемый совместно с БАБ-сигналом, должен появляться внутри повторяющихся интервалов (периодов, которые короче 2 мс). Из адресов по горизонали адреса Х, Х, Хи Хэ не используются для непосредственной адресации запоминающих элементов, Остальные адреса изменяются в каждой линии, и в силу распределения модифицированных адресов (4 и 6) в линиях, ассоциированных с адресами Уз = О по вертикали, не каждое значение адреса Х по вертикали используется; кроме того, приме1277910 Устройство для отображения и хранения информации телевизионного изображения, содержащее блок памяти, центральный тактовый генератор, адресный генератор, блок синхронизации, блок сопряжения, блок управления памятью, коммутатор адреса, блок модификации адреса и коммутатор информации, причем выход центрального так тового генератора соединен с входомадресного генератора, первый выход которого соединен с входом блока синхронизации, адресные выходы группы выходов блока сопряжения соединены с первой группой информационных. входов коммутатора адреса, выход которого соединен с входом блока модификации адреса, выход которого соединен с адресным входом блока памяти, вход-выход которого соединен с первым информационным выходом-входом коммутатора информации, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит мультиплексор,регистр сдвига и два цифроаналогового преобразователя, причем вторая группа информационных входов коммутатора адреса соединена с адресными выходами группы выходов адресного генератора и с первым входом блока сопряжения, второй вход и выход которого соединены соответственно с выходом мультиплексора и первым входом блока управления памятью, второй вход которого соединен с вторым выходом адресного генератора, управляющие выходы группы выходов адресного генератора соединены с управляющими входами коммутатора адреса, коммутатора информации и регистра сдвига, тактовый вход которого соединен с первым выходом блока управления памятью, второй выход которого соединен с управляющим входом блока памяти, группа входов мультиплексора соединена с группой выходов блока сопряжения, а информационный вход-выход мультиплексора соединен с вторым информационным выходом-входом коммутатора информации, третий информационный вход-выход которого соединен с первым информационкение адреса Х нецелесообразно, поскольку только эти адреса можно использовать для осуществления обновления, которое производится в периодыменее 2 мс. Предпочтительное рас пределение фактических адресов памяти представлено ниже для запоминающих элементов емкостью 16 Кх 1 битов каждыйАдреса памяти, устанавливаемые совместно с РАЯ-сигналами следующие: Х 4, Х Хб Х и У( Уг Уз Из этих адресов адреса по горизонтали могут принимать любое комбинаторное значение в каждой телевизионной строке, и наименее значающий адрес 15 У по вертикали появляется, по крайней мере, в каждой восьмой телевизионной строке, т.е. обладает периодом следования в 5 12 мкс. С применением этих адресов требование обнов ления памяти хорошо удовлетворяется, поскольку обновление производится внутри допустимого интервала в 2 мс.Адреса памяти, устанавливаемые совместно с САЯ-сигналами следующие: Хб Хз и У 4 УУб Уг и У 8.Из остальных адресов, Уэ предназначен для блока 7, У определяет действенность групп блоков 8 а и 8 6 (в соответствии со сменой полукадров), З 0 Хо, Х, и Хг применяются для управления преобразованием параллельного кода в последовательный, Хвначале используется для управления выбором между блоками памяти, а затем для управления очередностью доступа к памяти компьютера и отображак 1 щего монитора.(Блоки памяти 8 д и 8 Ь могут быть 40 разбиты на две части с управлениемгрупп четырех запоминающих элементов параллельно. Если коммутация адресов и -информации между группами осуществляется посредством адреса Хг то длина преобразованного из параллельного в последовательный кода может быть сокращена до двух битов, т.е. регистр сдвига может содержать .лишь четыре ячейки. В этом случае, однако 50 цикл памяти групп памяти, управляемый в соответствии с различными значениями адреса Хг должен быть сдвинут во времени на один цикл, чтобы обеспечивался достаточный временной интервал между ними для беспрепятственного доступа к компьютеру., Преимущество такого выполнения устройства состоит в том, что информационные линии, несущие четыре бита, можно использовать вместо информационных линий на восемь битов (как на фиг, 5и 7), что обеспечивает экономию материальных средств,Формула изобретения