Устройство для сопряжения двух процессоров через общую память

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 87167 19) Я 114 С 06 Р 1 3/16 НОМИТЕТ СССР ЕНИЙ И ОТКРЫТИ ОСУДАРСТВЕННЫ О ДЕЛАМ ИЗОБРЕ ПИСАНИЕ ИЗОБРЕТЕН 4-24 Ску ТесЬпса 1 А, рр. 1 еГе9,(54) УСТРОЙСТВО ПРОЦЕССОРОВ ЧЕРЕ (57) Изобретение вычислительной т но для сопряженипамять в мх. Реализаци незначительных а ИЯ ДВУХ ЛЯ СОПРЯЖЕ ОБЩУ 10 ПАМЯ областидназначев через осится и пр процессоркропроцессустройствпаратурных ых сисребует общуютема затр АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) ТКЯ, Мойе 1 3.гепсе. Тапйу Согр., ПБПатент США У 4400801,кл, С 11 С 7/00, 1983,за счет соответствующего построения цепей синхронизации, Устройство содержит блок 1 оперативной памяти, мультиплексор 2 адреса, регистр 3, блок 4 синхронизации, триггер 5, элемент И 6 и двунаправленный шинный формирователь 7. В качестве сопрягаемых процессоров могут использоваться процессор системы и видеоконтроллер 8, в этом случае конструкция блока 4 упрощается. Обращение видеоконтролле 8 в блок 1 за выборкой происходитастотой вдвое большей, чем необхоо для поддержания заданной скоросвыдачи видеосигнала видеоконтроллером 8. Этим исключаются конфликты при обмене и достигается высокое качество иэображения при сохранении скорости работы процессора системы.Изобретение относится к вычислительной технике и может быть использовано для сопряжения процессора свидеоконтроллером в микро-ЭВМ с большой информативностью отображаемой 5информации,Целью изобретения является упрощение устройства.На фиг.1 приведена Функциональнаясхема устройства и пример ее подключения к видеоконтроллеру; на фиг.2 -временные диаграммы работы блока синхронизации.Устройство (Фиг,1) содержит блок1 оперативной памяти, мультиплексор2 адреса, регистр 3, блок 4 синхронизации, триггер 5, элемент И 6, двунаправленный шинный формирователь 7.Видеоконтроллер 8 подключается к устройству через входы 9 и 10 данных и 20адреса и вход 11 запроса синхронного. доступа от второго процессора. Процессор подключается к устройствучерез вход-выход 12 данных, вход 13адреса и вход 14 запроса асинхронного25доступа от первого процессора, В ка-честве второго процессора можетбыть использован видеоконтроллер.КР 580 ВГ 75,Под доступом к памяти подразумевается как цикл чтения, так и циклзаписи в память.Устройство работает следующим образом, 35Видеоконтроллер 8 выдает адрес на мультиплексор 2, Мультиплексор 2 подает на блок 1 либо адрес процессора, либо адрес видеоконтроллера. Переключение источника адреса производится 40 триггером 5, на который поступает сигнал асинхронного запроса доступа процессора. Блок 4 обеспечивает формирование сигналов управления блока 1 с удвоенной частотой. В отсутствие сигнала доступа от процессора адрес от видеоконтроллера 8 поступает в блок 1, откуда происходит выборка информации для видеоконтроллера 8 и ее запоминание в регистре 3. Видеоконтроллер 8 принимает данные с частотой отображения на экране индикатора. При поступлении сигнала асинхронного доступа от процессора мультиплексор 2 производит подачу адреса с входа 13 адреса на блок 1, блокируя посредством элемента И 6 запись выбранной из блока 1 информации в регистр 3. При этом происходит переключение двунаправленного шинного формирователя 7 и выбранная из блока 1 информация поступает на вход-выход 12 данных процессора. Тем самым на один такт чтения информации из блока 1 оперативной памяти видеоконтроллером 8 приходится два такта .обращения к блоку 1, а в случае отсутствия доступа к видеопамяти от процессора происходит двойная (дублирующая) запись информации в регистр 3. Когда же в один из этих двух тактов происходит обращение процессора в блок 1, блокировка записи в регистр 3 позволяет сохранять правильную информацию для выборки вццеоконтроллера 8,Таким образом, безконфликтный обмен через память организуется при помощи незначительных аппаратных затрат,Формула изобретенияУстройство для сопряжения двух процессоров через общую память, содержащее блок оперативной памяти, мультиплексор адреса, регистр, элемент И, блок синхронизации и триггер, информационный вход которогоявляется входом запроса асинхронного доступа от первого процессора устройства, первый и второй информационные входы мультиплексора адреса являются входами адреса от первого и второго процессоров устройства соответственно, выход мультиплексора подключен к входу адреса блока оперативной памяти, выход которого подключен к информационному входу регистра, выход которого является выходом данных на второй процессор устройства, тактовый вход блока синхронизации является входом запроса синхронного доступа от второго процессора устройства, .о т - л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введен двунаправленный шинный формирователь, первый информационный вход-выход которого является входом-выходом данных от первого процессора устройства, второй информационный вход-выход двунаправленного шинного формирователя соединен с выходом и информационным входом блока оперативной памяти, вход управления записью-считыванием которого подключен к первому выходу блока синхронизации, второй выход которого подключен к первомуТираж 694 Подписное 1 ВНИИПИ Государственного комитета СССР по делам изобретений й открытий 113035, Москва, Ж, Раушская наб., д. 4/5Редактор Ю.Середа Заказ 7719/53 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 входу элемента И и к входу сйнхронизации триггера, инверсный выход которого подключен к управляющим входаммультиплексора адреса и двунаправленС 48От кУАЗ ного шинного формирователя и к второму входу элемента И, выход которогоподключен к входу синхронизации регистра.