Устройство для

Х АВ :Р"ЯСа,". СЫКДБаЛаСЛВУ Зависимое от авт. свидеельства М Заявлено 27.7111.1969 ( 1359296/18-24) УПК б 061 7 00 с присоединенцем заявкиПриоритетОпубликовано 11.И.971, Бюллетень Лд 19 К.",:Те пс деа.а УДЕ, 681326,3(088.8)Дата спубликовашя описания 11.Х.1971 Авторыизобретения А. А. Ия: е и Ф. М.Ягиахметов Заявитель УСТРОЙСТВО ДЛЯ ПРЕДВАРИТЕЛЬНОЙ ВЫБОРКИ БЛОКОВ ПАМЯТИИзобретение относися к области Вьчцслцтелы;ой техники, в частности к устройствам управ, еия обращениями к памяти каналов и центрального вычислителя,Известны устроРства для выборки блоков памяти, содержащие триггеры, счетчики, вентили, сумматор и регистр запоминания.1 едосгаток известных схем состоип в том, что высокоскоростной селекторный сцнхронный канал цри совместной работе с быстройствуошей памятью через сопряжения канала с ца:ятью не может использовать ее высо,ую производительность и как с:едствие имеет цолноразрядные устройства буферизации данных,Предложенное устройство отличается от известных тем, что в нем триггер предварительной выборки блоков памяти соединен с шиной предваритегльной выборки, с вентилем выдачи интервалов в сумматор и с сумматором, триггер предварительного чтения данных из памяти соединен с устройством управления обращением к памяти и с сумматором, триггер настройки устройства для обмена с каналом подклочен к устройству управления обращепнием к памяти ц к вентилю Выдачи интервалов, сумма-,ор соединен с регисгром запоминания периода между требованиями От е 2 цал 2, со счетчиком числа Оло:1 руемых блоког. памяти и с устройством управлс: ия обрагценце к памяти, вентиль Вь.дачи ин 1 ерВЯЯОВ сседцпен с сммм 2 топом ц с ус- ройством управления Обращен; ем к памяти, счетчик числа блокцруемых блоков памяти 5 подключен к устройству управгленця обраценем к памяти, регистр запоминания герцода между требованиями от канала соединен с сумматором, счетчик адреса данных канала соединен с триггером предварительно;о чте нця и с устройством управления обращенияЭто позволяет увеличить пропускную способность высокоскоростного селекторного канала, более эффективно использовать произ водительнос 1 ь памяти и уменьшить объемоборудования для Обмена информацией межд у и 2 м я т ы о и В ь с О е О с кО р 0 с т н ы м и В н е ш н и м ц устройствами.12 чертеже предстаВлена схема прсдлагае мого устройства, где 1 -- трштер настройки для обмена с каналом, 2 - вентль выдачи интервалов в сумматор, 3 - регистр запоминания неиода между требОВаниями От канала, 4 - сумматор со схемой ацалцза со стояния, 5 - счетчик числа блокцруемыхблоков памяг;1, 6 - триггер предварцтелы;ого чтенця даццых цз памяти для ожидаемого требования канала, 7 - 9 - (1, 2 и) б.оки памяти, 10 - устройство управления об рап;енцем к памяти, 11 - 20 - шины передачи5 10 15 20 информации, 21 - триггер предварительнойвыборки блоков памяти, 22 - счетчик адресаданны: канала,Усройство памяти содержит и блоков операгиой памяти, работающих по принципу1 э асслоекия. 3 2 пэ ск блокоВ памя и Осуществляется поочередо со сдвигом во времени па некоторую величину Л, определя муюВременными пар-метрами памятигде Л -инте 1 эва: эежду дву мя последователшЫегизапусками блоков памяти, Запуск блоков памяти может производиться в любом порядке.Последовательность удовлетворекия запросовп 1 эи Об 1 эащении к паяти Определя,ется схепри 01 эитсга, п 1 эичех Высокоск 01 эосноик 2 на; Имеет Высший1 эиорггтет, П 1 эедлагаемое усгроиство воздеиствует на устроиствоуправ;.ения обращением к памяти таким образом, что для высокоскоростного, каналаОоеспегив 2 еси ггегг 1 эе 1 эыВНОсть функциони 1 эования с р блоков памяти, причем остальные(и - р)- блоков Обслуживают требования кпамяти от других абонентов.Устройство для предварительной выборкипо сгналу гт 1 эедв 21 эителшгой Выборки, по;гучепному от канала :о щине 18, устанавливает триггер 21 в положение 1, подготавлиВая тем самым сумматор 4 и венти:гь 2подсчега периода между требованиями огкапала. Перед обрашением к памяти для обмена даш;ыми ка:ал посылает два требования для настройки устройства 22, По первому требованию, полученному из устройства 10 по шике 1 б, у 1 станавливается триггер 1,Открьгвающий вепль 2, на другой вход коОРО 0 ПОСТОЯППО ПОСТУПЯЕТ ИНТЕРВ 2 Л, И ТЕМсамым разрешает сумматору 4 подсчитатьчисло интервалов. По второму настроечному требованию триггер 1 сбрасывается, прекращая подсчет интервалов, причем одновременно канал гередает в устройство 10 адресячейки памяти, на которую поступит следующее требование для обмена данными. Содержимое сумматора 4 переписывается на регистр 3 и обеснечивает запоминание пер одамежду требованивми, поступающими синхронно О ;2 ала п 1 эи обмене данныи.Младшие разряды (/) сумматора 4 (какправило, 1 = 1 ори) определяют число интервалов, содержащихся в цикле памяти, а старшие - число циклов памяти между двумяпоследующими с:шхрокными требовакиямиканала, В общем случае период поступлениятребований Т,р, заключен в пределах Л (= 1, 2 и. Причем для высокоскорастногокапала р = 1 - :3.В качестве примера, иллюстрирующего работУ УстРойства 22, РассмотРим слУчай 1 ц (( Т,р ( 21 ц. Пусть содержимое сумматора 4равно ц - , 1 г Л, где Й - число интервалов, пакоторое Т. большеРассмотрим режим запоминания в памятиданных ог капала и предположим, что каналпо первому требованию при обмене данными 25 30 35 40 45 50 55 60 65 с паяяТьго обратггся в т-й блок. Если т-й блок заня,г, то посредством схемы анализа состояния старших разрядов сумматора 4, содержимое которых в рассматриваемом слугае равно 1, устройствоО при помощи шипы 14 блокирует обращение в т-й блок других абонентов памяти. При освобождении т-го блока памяти устрой 1 ство О, приняв первое требование канала для обмена данными с памятью, производит запуск т-га блока памяти согласно высшему приоритету канала и включается механизм предвари; тельной выборки.При этом сумматор 4 посредством схемы анализа состояния при помощи шины 4 определяет функционирование (т 1) - блока памяти, т. е, разрешает или запрещает устройству 10 предоставить цикл (т 1)" блока для связи с другими абонентами. Через каждый интервал содержимое сумматора уменьшается на единицу, пока содержимое младших разрядов (1) сумматора не станет равным нулю; при этом блокируется запуск (т - 1)-о блока пахяги от других абонентов, т. к. через время гц поступи требование от канала, по которому устройсВо 10, производит запуск этого блока, на суммапереписывается содержимое регисра А и вышеописанная процедура повторяется д 0 сброса триггера 18, что является признаком завершения обмена данными канала с памятью.При р ) 2 механизм предваригельной выборки включается, когда содержимое сумматора 4 станет равным 1 ц -/г Л, и далее устройство 22 функционирует аналогично онисанному выше, т. е. в течение К интервалов разрешает устройству 10 представлять цикл тоО Олока ами для сязи с д 1 эугими абонентами, к которому поступит следующее требование от канала.При р = 1, т, е. ЛТ,р ( 1 ц, необходимо определить количество блоков памяти, запуск которых по требованиям других абонентов укно заблокировать при предоставлении цикла т-го блока требованию от канала.Содержимое суъгматора 4, равное /г Л, с помощью регистра 3 увеличивается на А Л и одновременно прибавляется единица к счетчику числа блокируемых блоков г.амяти. Эта операция продолжается дооявления на сумм аторе 4 кода, равного 1 ц- д Л, где д = г й - 1, а г определяет количество блокируемых блоков памяти. Таким образом, при запуске т-го блока памяти по требовакию от канала предложенное устройство с г;омощью шины 17 запрещает устройству 10 гредставлять циклы блоков памяти от (т+1)-О до (т+ г)0, предварительно дождавшись перед запуском т-го блока окончания работы этих блоков по предьгдщих запускам, и в течение д Л интервалов разрешает предоставлять цикл (т + г + 1) -О блока памяти для связи с другими абонентами.В остальном работа устройства аналогична вышеописанному для случая 1 ц ( 7,р ( 21.В режиме выборки данных из памяти при обмене с каналом предложенное устройство осуществляет предварительную выборку данных из т-го блока, запуская т-й блок на выборку данчых при коде на сумматоре, равном 1 Ц, и не дожидаясь поступления очередного требования от канала на этот блок, Предварительная выборка данных производится посредством вышеописанного механизма предварительной выборки блоков памяти с той лишь разницей, что после подсчета интервалов на сумматоре 4 в процессе настройщики при помощи триггера б производится модификация содержимого сумматора 4 на количество интервалов, укладывающихся в цикле чтения памяти.Данные, выбранные из т-го блока, направляются в канал, который имеет минимальную буферизацию для устранения асинхронности между поступлением требования от канала и выдачей в канал предварительно выбранных данных. При поступлении требования от канала на вьрборку данных из т-го блока памяти, происходит перепись содержимого регистра 3 на сумматор 4 и модификация содержимого счетчика 23 на единицу и процедура предварительной выборки данных повторяется до сброса триггера 21, что является признаком завершения обмена данными канала с памятью. Предмет изобретения Устройство для предварительной выборкиблоков памяти, содержащее триггеры пред варительной выборки блоков памяти, предварительного чтения данных из памяти и настройки устройства, вентиль выдачи интервалов, сумматор, устройство управления обращением к памяти, регистр запоминания, 10 счетчики отличающееся тем, что, с цельюуменьшения количества оборудования, повышения быстродействия системы и обеспечения эффективного использования производительности памяти, триггер предваритель ной выборки блоков памяти соединен с шиноипредварительной выборки, с вентилем выдачи интервалов в сумматор и с сумматором, триггер предварительного чтения данных из памяти соединен с устройством управления об ращением к памяти и с сумматором триггернастройки устройства для обмена с каналом подключен к устройству управления обращением к памяти и к вентилю выдачи интервалов, сумматор соединен с регистром запомнна ния периода между требованиями от канала,со счетчиком числа блокируемых блоков памяти и с устройством управления обращением к памяти, вентиль выдачи интервалов соединен с сумматором и с устройством управле ния обращением к памяти, счетчик числаолокируемых блоков памяти подключен к устройству управления обращением к памяти, регистр запоминания периода между требованиями от канала соединен с суммато ром, счетчик адреса данных канала соединенс триггером предварцтельного чтения и с устройством управления обращением к памяти,