G06F 11/08 — обнаружение и исправление ошибок с помощью избыточности в представлении данных, например с помощью корректирующих кодов

Номер патента: 964645

Опубликовано: 07.10.1982

Авторы: Бецков, Бороденко, Краснобаев, Степанов, Стеценко

МПК: G06F 11/08

Метки: классов, кода, обнаружения, одиночных, остаточных, ошибок, системе

...операндЦ, ( 1 " 2, 3, ., И ), представленныйдвоичным кодом, второй операнд - значения модуля Р представленного такжедвоичным кодом (соответствующая шина4). Таким образом, в данном случаесумматор 3 по модутпо Р; осуществляетоперацию инвертирования по модулю Р;числ б т.е. а; Р. - б,;.Сумматоры по модулю О" группы 3конструктивно аналогичны сумматорам 2.Первый операнд О (инвертированное помодулю Р эначейие 0, где= 2, 3,., 11 ), представленный в двоичном коде,а второй операнд (для всех сумматоров3) - значение Й, представленный такжедвоичным кодом. Сумматоры 3 осуществляг реализацию операции О+ а 1 д.Если по 1 -ому основанию произошлаошибка (". 2, 3 , И), то на выходе 4-го сумматора 3 будет ненулевойрезультат операции, что свндетельствуето...

Номер патента: 966700

Опубликовано: 15.10.1982

Авторы: Ватин, Смирнов, Степанов

МПК: G06F 11/08

Метки: двоичных, единиц, подсчета, числа

...иа схемы) вырабатываются следующие сигналы в зависимости от сигналов на входах. Входы ВыходыР А 1 В 1 А 2 В 2 51 520 0 0 О 0 0 0966700 Сумматор 2 . Сумматор 1 Входы0 1 1 Выходы Входы Выходы 0 1 0 01 0 1 1 00 0 0 1 0 0 0 1 1 О 10 0 10 1 1 1 О 0 1 0 1 Р 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 .1. 1 0 0 0 Таким образом, на выходах 51 и 52.каждого из сумматоров 2 число единицравно сумме по модулю три числа единиц на входах соответствующего сумматора 1, т.е, О, 1 или 2,(веса выходов 51 и 52 равны 1). Выходы 51,52 сумматоров 2, сгруппированные по фтри, подключены на входы сумматоров3. Выходы 51, Р сумматоров 3 подключены аналогично сумматорам 1 на входы сумматоров 4,Следовательно, на выходах 5.1 и 52 фкаждого из сумматоров 4 число единицравно сумме...

Номер патента: 970375

Опубликовано: 30.10.1982

Автор: Рябуха

МПК: G06F 11/08

Метки: двоичного, двухтактного, счетчика

...Ч 23 ч 245 у 2467 У 246 (и), если и нечетно,246(и),если и четно,где 1,2 и - значения соответству- .ющих разрядов кода. 65 Буферные разряды предназначены для хранЕния предыдущего состояния счетчика,. а информационные разряды - для хранения очередного состояния счетчика.В начале работы состояние триггера 3 устанавливается равным значению признака четности кода состояния счетчика 1, содержащегося в информационных разрядах, Пусть для определей- ности после выполнения операции сложения или вычитания счетчик находится в 1-м состоянии. Тогда код 1-го состояния содержится в информационных разрядах счетчика и поступает на входы блока 4 коррекции, а состояние триггера 3 равно значению признака четности кода 1-го состояния,Рассмотрим работу...

Номер патента: 993264

Опубликовано: 30.01.1983

Авторы: Кочергин, Кульбицкий

МПК: G06F 11/08

Метки: вычитания, многоразрядное, сложения

...Ь мачЬ 5 Ц, (6)Узел 15 сложения переноса осущест-вляет сложение сигнала переноса из пре . дыдушего разряда и выходных сигналов, сумматора. Он прецставляет собой.матри пу цвухвходовых логических элементов: И размерами 2 х гп . Выходы элементов . И каждого столбца матрицы обьециняются двухвхоцовыми элементами ИЛИ. В обсобой первые е элементов ряда ( 8).При )щ вторые элементы коиькжций об разу ются последовательнымсдвигом членов ряда (5) на единицу слева направо по кругу, следовательно,Ъя . щшем виде цля п 1- фазного коца преобразо ванне из прямого многофазного коца во вспомогательный и обратно записывается следующим образом; При нечетном числе фаз одна из фаз кодапри преобразовании не изменяется (вслучае пятифазного кода - с 2,...

Номер патента: 1005059

Опубликовано: 15.03.1983

Авторы: Евсеев, Крук, Миневич

МПК: G06F 11/08, H03M 13/51, H04L 17/30 ...

Метки: декодирующее, мажоритарное

...неверное решение. Тем самым исправляются ошибки кратноссУстройство работает следующим образом.Принятая последовательность с входа 20 через элемент ИЛИ 1 поступает на вход регистра 2 сдвига и в течение и тактов записывается в него. В процессе записи ключи 5 и 15 закрыты и сигналов не пропускают. Момент окончания записи фиксируется счетчиком 10 сдвигов, который подает разрешающий сигнал на вход ключа 5.1В течение следующих и тактов происходит мажоритарное декодирование этой последовательности: ри каждом сдвиге в регистре 2 сдвига мажоритарный элемент 4 выносит решение о значении символа, находящегося в крайней правой ячейке регистра 2 сдвига, и результат решения записывает через ключ 5 и сумматор б, ключ 8 и сумматор 13 в вычислитель...

Номер патента: 1013957

Опубликовано: 23.04.1983

Авторы: Давыдов, Краснобаев

МПК: G06F 11/08

Метки: классов, обнаружения, остаточных, ошибок, системе

...сумматора по моду лям . Рки Рк второго уровня,и блок формирования сигнала ошибок, причем пвходов устройства соединены,с .входами первого блока. памяти Г 13. ф со второй группой входов всех сумматоров по модулю 0 .Сущность изобретения. основывается на следующем очевидном равенстве5 (а+а;)+(б, +а)адьо (вой 4; ),где ц Р -О (=А,и)Отсюда следует, что(а+ а ) = 0. -(а +а. )Для факта наличия или отсутствияошибки нет необходимости вычислятьточное значение (аа,)вод д , а11 фдостаточно знать только факт=О (вод 0) . Если (а+ а )О, тои 0 -(а +а) )О, а еслй (а +а)=О,то и 0,) -(а+аЦ = О(вод 0 й),Таким образом, вместо (и) сумматоров по модулю Рд, которые определяют значения а= Р"-а,=2,3, л)достаточно иметь всего один сумматорпо модулю Р, который...

Номер патента: 1018119

Опубликовано: 15.05.1983

Авторы: Бабанин, Гвоздев, Горшков, Пеньков, Петров, Типикин, Токарь

МПК: G06F 11/08, H03M 13/51

Метки: внешней, защиты, ошибок, памяти

...И и блок 104 элементов И в обратнойсвязи открыты (фиг.б).Кодер Ииг. 6) осущуствляет деление полинома информационной части на образующий полинам за 13 тактов. В каждом такие по управляющему сигналу в регистры 93-96 каждого кодера заносятся значения, сформированные на их входах. Кодированиезавершается в 14-ом такте во время приема в сдвиговый регистр 10 первых 15-ти бит информационной части следующего обобщенного кодового слова. В это время блок 101 элементов И каждого кодера закрыт, и за четыре подтакта осуществляется продолжение деления информационного полинома на образующий полином, которое соответствует сдвигу информационного полинома на четыре разряда в сторону старших степеней полинома. В каждом подтакте по управляющему . сигналу...

Номер патента: 1019453

Опубликовано: 23.05.1983

Авторы: Морозов, Трусов

МПК: G06F 11/08

Метки: информации, четности

...цель достигается тем, что в устройство цля определения чу ности информации, содержащее регистр, первый и второй элементы ИЛИ, первый и второй триггеры, группу элементов И и группу элементов ИЛИ, причем ециничные вхоцы кажцого разряца регистра образуют группу вкоцов устройства, выхоц первого элемента ИЛИ соецинен со счетным вхоцом первого триггера, выхоц которого является выхоцом уст ройства, единичный выхоц кажцого разряца регистра соединен с соответ ствующим входом второго элемента ИЛИ, выход которого соединен с ециничным вхоцом второго триггера и с управляющим вхоцом первого триггера, нулевой вход второго триггера является управлякм щим вхоцом устройства, ециничный выход кажцого разряца регистра соецинен с первым...

Номер патента: 1023333

Опубликовано: 15.06.1983

Авторы: Корженевский, Рябуха

МПК: G06F 11/08

Метки: информации, принимаемой

...с входами -гонаружения ошибки, блок сравнения со-. .из остальных щ дополнительных блоковдержит первый и второй элементы. свертки 6 -би,.ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И с динами-. . Блок 7 сравнения содержит две групческим выходом, причем выходы и10 пы и и щ сумматоров 8 и 9 =о модулюсумматоров по модулю два первой груп- . два, элемент ИЛИ 10, первый 11 и вто-,пы соединены с соответствующими вхо-.Рой 11 элементы ИСКЛЮВАЮЩЕЕИЛИ,дами первого элемента ИСКЛЮЧМОщЕЕ . элемент И .12 с прямым динамическимИЛИ, выходы .щ сумматоров по модулю : . выходом, выход 5. в .го блока свертки :два второй группы связаны с соот-. " 15 по модулю два первой группы из иветствующими входами второго элемен- блоков 4 -4 свертки по модулю двата. ИСКЛЮЧАЮЩЕЕ ИЛИ,...

Номер патента: 1027729

Опубликовано: 07.07.1983

Автор: Музыченко

МПК: G06F 11/08

Метки: весом, коде, обнаружения, ошибок, параллельном, постоянным, разрядном

...4 при ) Г = 3 = соизС.Устройство для обнаружения ошибок в параллельном 1 шестнадцатиразрядномкоде с постояйным весом К = 4 (Фиг.2 содержит 0 = 2 блока 1.1 и 1.2 симметричных пороговых многополюсника на 8 входов и выходной блок 2.Блоки 1.1 и 1.2 симметричных многополюсников имеют выходы с индексами от Э4 до 3 д, = О, соединенные с входами выходного блока 2.Выходной блок 2 состоит из группы элементов И, соединенных выходами с входами элемента ИЛИ. На входах: элементов И образуются все неповторяющиеся комбинации индексов выходов симметричных многополюсников 1, сум" ма которых равна К = 4. Такими ком" бинациями являются4 + О, 3 + 2+ 2, 1+ 3, О+ 4.Каждый блок 1 симметричных поро- . говых многополюсников, например блок 1. 1 симметричных...

Номер патента: 1027730

Опубликовано: 07.07.1983

Авторы: Пацкевич, Пашков

МПК: G06F 11/08

Метки: исправления, ошибок

...сигнал, который разрешает прохождение сигнала "Начало коррекции" через эле" мент И 20. Сигнал "Начало коррекции" с выхода элемента И 20 проходит через элемент ИЛИ 15 и элемент, 12 запрета, переводит е единичное состояние младший разряд регистра 2 сдвига и обеспечивает прохождение тактовых импуль. сов по вине 22 через элемент И 5.Тактовые импульсы поступают на вход регистра 2 сдвига и обеспечива" ют перемещение единицы в регистре сдвига, последовательно инвертируя содержимое разрядов регистра 1. Каж" дый приемный элемент регистра 1 изменяет свое состояние при записи еди" ницы в связанный с ним разряд регистра сдвига и возвращается в исходное состояние при записи в этот раз" ряд нуля. Как только в результате этой коррекции будет...

Номер патента: 1037257

Опубликовано: 23.08.1983

Автор: Ткачук

МПК: G06F 11/08

Метки: блоков, логических

...соответствующего реле, блок уп-.: равления дополнительно содержит два триггера, одновибратор, элемент И и счетчик, причем выход первого триггера соединен с входом одновибратора й с первым входом элемента И, инверсный выход одновибратора соединен с вторым входом элемента И, первый выход счетчика соединен с входом установки в единицу ворого триггера, второй выход счетчика соединен с входом установки в ноль первого триггера, прямой выход одновибратора блока управления соединен свходами установки в ноль счетчикаи второго триггера блока управления,регистра сдвига и триггера каждогоиз (и+1) блоков вычисления остаткови с первым входбм определителей вхо-дов блока коммутации, прямой выход,второго триггера блока управлениясоединен с вторым...

Номер патента: 1043658

Опубликовано: 23.09.1983

Авторы: Лебедь, Решетников

МПК: G06F 11/08

Метки: исправления, ошибок, пачек

...анализа; на фиг.3схема блока. обнаружения пачек ошибок,Устройство для исправления пачекошибок (фиг,1) содержит входной регистр 1, информационный регистр 2,регистр 3 ошибок, блок 4 обнаружения пачек ошибок, блок 5 элементов И, сумматор б по модулю два,блок 7 анализа и элемент ИЛИ 8.Блок 7 анализа (Фиг,2) содержит0-триггеры 9 и 10, ВЯ-триггер 11,элементы НЕ 12 и 13, элементы И 14и 15, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16 иэлемент И-НЕ 17,Блок обнаружения пачки ошибок(фиг.З) содержит сумматоры 18 по модулю два и элемент ИЛИ 19,Работа устройства основана на том,что пачка ошибок может возникнутьтолько вдоль одной .из двух парафазных дорожек и только одна в пределах слова (при длине не более нескольких десятков бит вероятностьвозникновения, двух.и...

Номер патента: 1048477

Опубликовано: 15.10.1983

Авторы: Голованов, Дума, Левин, Родин

МПК: G06F 11/08

Метки: обнаружения, ошибок, регистре, сдвига

...устройства впроцессе его работы, что снижаетнадежность -устройства в целом,Цель изобретения - упрощениеустройства. Поставленная цепь, достигается тем, цто устройство для обнаружения ошибок в регистре сдвига, содержащее два блока определения четности, элемент И, формирователь импульса, причем разрядные выходы регистра сдвига соединены с входами первого блока определения четности, выход которого соединен с первым3 10входом элемента И, выход которогосоединен с входом формирователяимпульса, выход которого являетсявыходом сигнала ошибки устройства,выход старшего разряда регистрасдвига является выходом последовательного кода устройства, тактовыйвход регистра сдвига соединен совходом тактовых импульсов устройства,информационные входы вгех...

Номер патента: 1051541

Опубликовано: 30.10.1983

Авторы: Кондратьев, Чукавин

МПК: G06F 11/08

Метки: информации, локализации, обнаружения, ошибок, передаче

...к второму и третьему блокам индикации соответственно, вход синхронизации регистра ошиб ки соединен с выходом второго элемента И, выходы приемных регистров являются информационными выходами устройства, выход сбоя устройства соединен с инверсньп выходом тригге 30 ра сбоя, вход сброса устройства соединен с входами сброса всех регистров, с входом сброса триггера сбоя и счетчика.На чертеже приведена схема устройства для обнаружения и локализации ,ошибок при приеме информации.Устройство содержит входной регистр 1, блоки 2 и 3 свертки по модулю два, схему 4 сравнения контрольных разрядов, регистр 5 ошибки, дешифратор 6, приемные регистры 7 -7; группы, регистр 8 контрольных разрядов, схему 9 сравнения информационных разрядов,...

Номер патента: 1053108

Опубликовано: 07.11.1983

Авторы: Дикалов, Долгов, Родькин, Шутовский

МПК: G06F 11/08

Метки: исправления, одиночных, ошибок

...одиночных ошибок вразрядном тракте посредством последовательно соединенных второй группыэлементов ИЛИ, группы элементов памяти и группы элементов индикацииоператору выдается информация о не-,исправностях в разрядных трактах,что обеспечивает своевременное принятие решения оператором по устра"нению неисправности и таким образом,увеличивается время безотказной ра 5 боты устройства, чем повышается егонадежность,На чертеже приведена структурнаясхема устройства.Устройство содержит приемный регистр 1, дешифратор 2, первую группу 3 элементов ИЛИ, группу 4 элементов И, блок 5 управления, вторуюгруппу 6 элементов ИЛИ, группу 7элементов памяти, группу 8 элемен- .тов индикации.Выходы приемного регистра 1 соединены с входамй дешифратора 2, выходы...

Номер патента: 1068942

Опубликовано: 23.01.1984

Автор: Павличенко

МПК: G06F 11/08

Метки: бергера, двоичной, информации, кодах

...введеныблоков сравнения, причем выходы контрольного регистра соединены соответственно с первым и вторым прямыми45 входами первого блока сравненияи первыми прямыми входами остальныхблоков сравнения, выходы результатапервых сумматоров первой и второйгрупл соединены соответственно спервым и вторым инверсными входами50 первого блока сравнения, выход результата каждого первого сумматора" -й группы (31 1 Й К ) соединенс первым инверсным входом (1-1)-гоблока сравнения, выход переполнения55 сумматора К -й группы соединен спервым инверсным входом к -го блокасравнения, первый и второй выходыкаждого-го блока сравнения(1 -Е ы ( -1) соединены соответствен 60 но с вторыми прямым и инверсным входами (С+1)-го блока сравнения, выходы К -го блока...

Номер патента: 1078430

Опубликовано: 07.03.1984

Авторы: Захарченко, Скрипник

МПК: G06F 11/08

Метки: узлов, цифровых

...последовательностей,Цель изобретения - упрощение устройства.Поставленная цель достигается 40тем, чта в устройстве для контроляцифровых узлов, содержащем анализата сигнатур блок индикации и блокуправл-:ния, причем первый выход блока управления соединен с синхранхадом анализатора сигнатур, установочный вход которого соединен с вторымвыхода.; блока управления, третий ны.";.:-,старого соединен с управляющимвходам анализатора сигнатур, выходыкаторсга соединены соответственнас инфармац:.онными входами блока индикациио управляющР) нхад которОГГ) саединен с четвертым выходом блока уп -55равления, ;нформационные входы анализатора сигнатур соединены соответственна с выходами проверяемого узла,входы проверяемого узла...

Номер патента: 1084798

Опубликовано: 07.04.1984

Автор: Кабанов

МПК: G06F 11/08

Метки: вычисления, модулю, остатка, числа

...потенциала, выход суммы нулевого разряда каждого р-го двоичного сумматора (1р1 - 1) соединен с вторыми входами второго слагаемого р - х разрядов всех двоичных сумматоров, выход суммы каждого 9 -го разряда последнего двоичного сумматора (1 с б 6 1 - 1) соединен с вторыми входами второго слагаемого ( 1 п + 5 - 1)-х разрядов всех двоичных сумматоров выходы суммы ( й - Р )-х разрядов последнего двоичного сумматора (Ое - 1) являются выходом устройства.За счет входной логики в цепи второго слагаемого сумматоры реализуют функцию двоичного вычитания, где вычитаемое управляется значением соответствующего разряда кода основания. Реализация этой функции и организация связей мекду входами и выходами сумматоров обеспечивает алгоритм...

Номер патента: 1089581

Опубликовано: 30.04.1984

Авторы: Берсон, Марголин, Червяков

МПК: G06F 11/08

Метки: двоичной, информации

...входы первого элемента каж третьего и четвертого элементов дой из групп 1 и 2 соединены. Выходгера 2 соединен с (0+11)-м входом . сумматора 5, Выход элемента И"НЕ 23 соединен с вторым входом элеМента И-НЕ 22.При контропе реверсивного счетчика его входы режима счета, разрешения параллельной записи и синхронизации соединяют соответственно с входами 18, 24 и 26 устройства, а выходы счетчика - с шиной 23 контролируемых входовПри наличии у проверяемого счетчика двух входов синхронизации (для прямого и обратного счета) разрешение прохождения на них тактовых сигналов с входа 26 в зависимости от режима (прямой или обратный счет) осуществляется с помощью сигналов на входе 18 и выходе 17.При контроле, реверсивного регист ра сдвига его входы...

Номер патента: 1091167

Опубликовано: 07.05.1984

Авторы: Грубер, Чердак

МПК: G06F 11/08

Метки: импульсов, источника, последовательности

...соединены с входами первого элемента ИЛИ, выходы нечетных импульсов контролируемого источника соединены с входами второго элемента ИЛИ, выходы первого и второго элементов ИЛИ соединены с первыми входами соответственно первого и второго элементов И, выходы которых соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого является контрольным выходом уст ройства, тактовый и установочный вход устройства соединены соответственно со счетным и установочным входами триггера, нулевой и единичный выходы которого соединены с вторыми Входами первого и второго элементов И соответственно, в устройство 45 введена схема сравнения, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым ивторым...

Номер патента: 1091211

Опубликовано: 07.05.1984

Авторы: Мартиросян, Свистельников

МПК: G06F 11/08

Метки: кодов, обнаружения, ошибок, передаче

...записи информации с входного регистра в и регистров по заданной программе.Поставленная цель достигается тем, что в устройство, содержащее входной регистр, входы которого являются входами устройства, а первый выход соединен с первыми входами и выходных регистров, и триггеров, и блоков контроля на четкость и и элементов ИЛИ, выход каждого элемента ИЛИ через соответствующий выходной резистор подключен к первому входу соответствующего блока контроля на четкость, второй вход которого через соответствующий триггер соединен с выходом соответствующего элемента ИЛИ, а выходы всех блоков контропя на четкость подключены к1093первым входам блока формирования сигнала ошибки, йыход которого является выходом устройства, а также регистр контрольных...

Номер патента: 1095183

Опубликовано: 30.05.1984

Автор: Горшков

МПК: G06F 11/08

Метки: исправления, ошибок

...слова в регистр 1 на вход 20 запуска устройства подается единичный импульс, свидетельствующий о начале декодирования слова. По этому сигналу производится обнуление регистра 12 сдвига и при наличии ошибок их исправление.Процесс функционирования устрой ства при трех различных ситуациях которые могут возникнуть при декодировании слова, следующий. 20 дешифратор, первый элемент ИЛИ,группу элементов И, группу элементов ИЛИ, причем информационные входытриггерного регистра являются информационными входами устройства, выходы 5дешифратора, соответствующие разрешенным комбинациям, соединены со входами первого элемента ИЛИ, выходыдешифратора, соответствующие запрещенным комбинациям с одиночной .ошибкой Ов д-м разряде соединены со входами.-го...

Номер патента: 1096650

Опубликовано: 07.06.1984

Авторы: Дряпак, Коминаров

МПК: G06F 11/08

Метки: последовательности, сигналов

...триггер 10 в сос гаяние "0", После окончания временной метки и при отсутствии сигнала ответа на входе 13 содержимое триггера 10 переписывается в триг650 35 40 3 1096гер 11 через элементы И 4 и 5, устанавливая последний также в состоя-,ние 0".Устройство фиксирует появлениесигнала (импульса обязательно одного) на входе 13 между двумя соседними метками, что являешься результатомправильного прохождения контролируемых сигналов. Если этот импульс пришел в интервале между метками, онустанавливает триггер 10 в состояние "1." по цепи: вход 13, элементИ 3, элемент ИЛИ 8, вход триггера 11Во время действия сигнала по входу13 состояние триггера 10 не меняется. 15После окончания импульса по входу 13содержимое триггера 10, равное единице,...

Номер патента: 1096651

Опубликовано: 07.06.1984

Автор: Музыченко

МПК: G06F 11/08

Метки: коде, обнаружения, ошибок, параллельном, разрядном

...разрядов регистра 1 сдвига,Регистр 3 может быть выполнен,фиг, 2) в виде К блоков 12. Первыйвход каждого блока соединен с входомрегистра, а второй - с вторым выходом предыдущего блока 12. Вход сброса регистра 3 соединен с входом 11устройства, Второй вход первого блока 12 соединен с входом 11 пуска устройства, а второй - с вторым выходомпредыдущего блока 12, Каждый блок 12состоит иэ триггера 13, соединенногопрямьпч входом с выходом элемента И 14,первый вход которого является первымвходом блока, а второй соединен спервым входом элемента И 15 и вторымвходам блока, Второй вход элементаИ 15 соединен с прямым выходом триггера 13, являющимся первьм вьходомблока, выход элемента И 15 являетсявторым выходом блока. Инверсные входы всех триггеров...

Номер патента: 1101826

Опубликовано: 07.07.1984

Автор: Паронян

МПК: G06F 11/08

Метки: вычисления, кода, контрольного

...информационные элементы третьего подблока поступают с инверсией всех разрядов кроме первого и т.д. при (2 -1)по ( К ( и 2 о Ь 2 в Ь + Ь, (2 " адо,1 д +,+о1 о(2" . )2- ".а "1"ф"- где ауо,1 д означает, что информаОогпоционные элементы 2 подблока суммируются с инверсией первых разрядов.Процедура инвертирования разрядов информационных элементов, начиная 20 со второго по 2 о подблоки, осущецоствляется с целью обнаружения и таких возможных ошибок, которые могут возникнуть при перестановке элементов с одного подблока в другой с оди иаковыми весовыми коэффициентами.На чертеже приведена схема предлагаемого устройства.Устройство содержит регистр 1, сумматор 2, группу сумматоров 3 по Зо модулю 2 , счетчик 4 количества информационных подблоков,...

Номер патента: 1104520

Опубликовано: 23.07.1984

Авторы: Блинов, Булычева, Сарычев

МПК: G06F 11/08

Метки: блоков, функционально-параметрического, электронных

...а адресным входом - с выходом второго счетчика, подключенного входом к выходу старшего разряда первого счетчика, введены блок нагрузок, блок компараторов, триггер, элемент И и формирователь тестов, подключенный выходами к входу контактного блока, входами - к третьему выходу первогосчетчика, соединенного вторым выходом с первым входом элемента И, подключенного вторым входом к прямому выходу триггера и стробирующему входу блока компараторов, а выходом - к Я-входу триггера, связанного К-входом с третьим выходом первого счетчика, адресный вход блока нагрузок соединен с входом дешифратора, а информационный вход - с выходом контактного блока и информационным.входом блока компараторов, соединенноговыходом с вторым информационным входом...

Номер патента: 1105895

Опубликовано: 30.07.1984

Авторы: Петренко, Сныткин

МПК: G06F 11/08

Метки: модулю, остатка, произвольному, формирования, числа

...3тактовых импульсов, элемент И 4, первый формирователь 5 импульсов, второйсчетчик б, элемент ИЛИ-НЕ 7, группу 8 сумматоров по модулю два, второйформирователь 9 импульсов,Принцип работы Устройства для формирования остатка по произвольномумодулю Р от числа заключается в ре"ализации следующей идеи приведенияпо модулям любых чисел.Из некоторого числа А, поступающего на информационные входы устройства, вычитается 9, раз выбранный модуль Р, до тех пор, пока остатокразности ане станет меньше или равным модулю Р, т.е. Ак-Р, = ак-Р;При этом равенство остатка а модулюР; означает тождественное равенствонулю числа А, т,е, А= (а=Р;) ==ОГтпоа Р).Устройство для формирования остатка по произвольному модулю от числа работает следующим...

Номер патента: 1109924

Опубликовано: 23.08.1984

Авторы: Маркарян, Чахоян

МПК: G06F 11/08, H03M 13/51, H04L 17/30 ...

Метки: декодер, кода, укороченного, хэмминга

...00000 11111 1010 01111 ааааа ю 1 Ю 1 м 1501.11100011000001111110101ьацаф а ю41010101111000110000011111ВГ 2 ая 111 0101 1111 0011 0000 а а а,а00001110101110 0ьауава 9 уколяетчодри этом проверочная матрица нного кода Хемминга представиде Н =ЭЬ 1. Ь Э - единичная матрица, а ся где3 11099 матрицы Ь , , Ь, составлены путем циклического сдвига строк матрицы Ьл.Декодер укороченного кода Хэмминга функционирует на основе следующих предпосылок.Согласно теории кодирования основной задачей при декодировании кода Хэмминга является вычисление поли- нома остатка (кода номера искаженного разряда) посредством выражения 10Б = (Сл С аар) Н, (1) где Б полином остатка,СлС - контрольные разряды кодового блока;азаз 1 - информационные разрядЫ, ЗаТ - знак...

Номер патента: 1111169

Опубликовано: 30.08.1984

Авторы: Маркин, Новожилов, Поваляев

МПК: G06F 11/08

Метки: блоках, вычислительной, исправления, обнаружения, ошибок

...выход схемы сравнения соединен с информационным . входом триггера признака одиночной ошибки и с входом элемента НЕ, выход которого соединен с вторым входом элемента И, выход элемента И соединен с информационным входом триггера признака двойной ошибки, прямые выходы триггеров ошибки коррекции, признака одиночной ошибки и признака двойной ошибки образуют контрольный выход устройства, вход сброса устройства соединен с входом установки в ноль первой группы информационных входов входного регистра, первый вход разрешения устройства соединен с входом считывания первой и второй групп выходов входного регистра, второй вход разрешения устройства соединен с входом считывания пер- ф 55 вай и второй групп выходов выходно- о регистра, выходы входного...