Устройство для контроля двухтактного двоичного счетчика

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик рц 970375(51)М.Кл з С 06 Г 11/08 сприсоединениемзаявки М Государственный комитетСССР но делам изобретений н открытий(23) Приоритет Опубликовано 30.10,82.Бюллетень М 40 ЗЗ) УДК 621.396 (72 )(088. 8 ) Дата опубликования описания 30.10.82; (54 ),УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДВУХТАКТНОГО ДВОИЧНОГО СЧЕТЧИКА ФИзобретение относится к импульс,ной технике н может быть использовано в устройствах автоматики и выел числительной техники.Известно устройство для .контроля реверсивного счетчика, содержащее схему индикации отказа, схему управления реверсом, коммутатор режимов, дешифраторы, триггер знака, инвертор, схеьы совпадения 11. Указанное устройство не обладает достаточной надежностью.Известно также устройство для кОнтроля двухтактного двоичного счетчика, содержащее двоичный счетчик, имений информационные и буферные разряды, элемент задержки, блок коррекции, блок свертки по модулю два, сумматор по модулю два, первый и второй элементы И и триггер, выход которого подключен к первому входу сумматора по модулю два, а входк выходу второго элемента И, первый вход которого через элемент задержки подлючен к входу всего устройства и. к входу буферных разрядов счетчика, а непосредственно - к входу информационных разрядов счетчика, выходы кО торых подключены к соответствующим входам блока свертки по модулю два, выходом подключенного к второму вхо.т ду сумматора по модулю два, выход которого соединен с первым входом первого элемента И 2 1.Указанное устройство имеет недостаточное быстродействие.Цель изобретения - повышение быст,родействия устройства для контроля двухтактного двоичного счетчика.Поставленная цель достигаетсятем, что в устройстве, содержащем двоичный счетчик, имеющий информационные и буферные разряды, элемент задержки, блок коррекции, блок свертки по модулю два, сумматор по модулю два, первый и второй элементы И и триггер, выход которого подключен к первому входу сумматора по модулю два, а вход - к выходу второ-.го элемента И, первый вход которого через элемент задержки подключен к входу всего устройства и к входу бу-::ферных разрядов счетчика, а непосред ственно - к входу информационныхразрядов счетчика, выходы которых .подключены к соответствующим входам блока свертки по модулю два, выходом подключенного к второму входу 30;сумматора по модулю два, выход ко 970375торого соединен с первым входом пер вого элемента И, входы блока коррекции подключены к выходам информационных разрядов счетчика, вход которых через дополнительно введенный элемент задержки соединен с вто рым входом первого элемента И,На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг.2 - временные диаграммы, поясняющие его работу. 10Устройство для контроля двухтактного двоичного счетчика содержит двухтактный двоичный счетчик 1, элемент 2 задержки, триггер 3, блок 4 коррекции, блок 5 свертки по модулю 5 два, первый б и второй 7 элементы И, сумматор 8 по модулю два, дополнительный элемент 9 задержки, шины управления сложением 10 и вычитанием 11.Вход устройства соединен непос-Щ редственно с входом буферных разрядов счетчика и через элемент 2 задеожкис входом информационных разрядов счетчика, первым входом второго 7 элемента И и входом дополнительного элемента 25 9 задержки, выходы информационных разрядов счетчика соединены с входами блока 4 коррекции и входами блока 5 свертки по модулю два, выход которого соединен с первым входом сумматора 8 по модулю два, выход блока 4 коррекции соединен с вторым входом второго 7 элемента И, выход которого соединен со счетным входом триггера 3, выход тРиггера 3 соединен с вторым входом сумматора 8 по модулю два, выход которого соединен с вторым входом первого б элемента И, первый вход которого соединен с выходом дополнительного элемента 9 задержки, шины управления сложением 10 и вычитанием 4 О 11 соединены с управляющими входами счетчика и блоком коррекции.Устройство работает следующим образом.Блок коррекции в каждом такте анализирует предыдущее состояние счетчика и вырабатывает сигнал коррекции состояния триггера. По этому сигналу триггер устанавливается в состояние, равное значению признака четности кода очередного состояния.В блоке коррекции формируются значения двух функцийЬ 237245 М 2467 246 (и), если и нечетко, (1 )246(и"1),сли и четно, Г 1 Ч 23 ч 245 у 2467 У 246 (и), если и нечетно,246(и),если и четно,где 1,2 и - значения соответству- .ющих разрядов кода. 65 Буферные разряды предназначены для хранЕния предыдущего состояния счетчика,. а информационные разряды - для хранения очередного состояния счетчика.В начале работы состояние триггера 3 устанавливается равным значению признака четности кода состояния счетчика 1, содержащегося в информационных разрядах, Пусть для определей- ности после выполнения операции сложения или вычитания счетчик находится в 1-м состоянии. Тогда код 1-го состояния содержится в информационных разрядах счетчика и поступает на входы блока 4 коррекции, а состояние триггера 3 равно значению признака четности кода 1-го состояния,Рассмотрим работу устройства для контроля двухтактного двоичного счетчика 1 в очередном такте (фиг. 2 ). На вход счетчика поступает входной импульс (фиг. 2 а ), а на одну изшин 10 или 11 - код операции сложения или вычитания. В зависимости,откода операции с выхода блока 4 коррекции на второй вход второго элемента И 7 выдается сигнал коррекции. Онформируется по значению кода -го состояния в соответствии с выражением(1) при операции сложения, или всоответствии с выражением (2 ) - приоперации вычитания. Значение сигналакоррекции равно единице (разрешающийпотенциал ), если четность кода(1+1 )-го состояния изменяется по сравнению с четностью кода -го состояния,или нулю (запрещающий потенциал ), если четность не изменяется, Такимобразомсигнал коррекции (КР,фиг. 2) триггера формируется сразу,же после поступления входного импульса.Под воздействием входного импульса,код1-го состояния принимается из информационных разрядов в буферные разРяды (ПБ, Фиг. 2 ъ ) В предлагаемом устройстве величина задержки сигнала элементом заДержки 2 равна времени приема кода в буферные разряды. Поэтому после приема кода в буферные разряды задержанный входной импульс бъ поступает на первый вход элемента И 7. При этом, если на втором входе элемента И 7,действует Разрешающий (запрещающий ) потенциал, то импульс 9 на фиг. 25 (фиг.2 1.) проходит (не проходит (фиг, 28 ) на счетный вход триггера 3 и изменяет (не изменяет ) его состояние на противопо" ложное. В результате происходит корРекция триггера (КТ) и триггер 3 устанавливается в состояние, равное значению признака четности (+1 )-го состояния,Под воздействием этого же импульса 6 выполняется операция. (С 1, заданная кодом операции. Результат операции (очередное (1+1 )-е состояние) принимается в информационные разряды (ПИ ). Далее код (+1)-го состояния с выхода информационных разрядов поступает на входы блока 5 свертки по модулю два, где фиксируется значение признака четности этого кода (СВ).10При правильной работе счетчика значение признака четности совпадает с состоянием триггера 3, результат сложения (СЛ ) в сумматоре 8 по модулю 2 равен нулю и на второй .15 вход элемента И б поступает запрещающий потенциал. Поэтому сигнал ошибки на выходе элемента И б отсутствует. При ошибке счетчи:а совпадение отсутствует и на второй вход 20 элемента И б поступает запрещающий потенциал. На первый вход элемента И б поступает задержанный элементами 2 и 9 задержки входной импульс 69 и на выходе элемента И б формиру ется сигнал ошибки.Задержка сигнала элементом 9 задержки равна сумме времен выполнения операции в счетчике, приема кода ) ,(1+1)-го состояния в информационные разряды, свертки информации в блоке 5 свертки по модулю два и сложения в сумматоре 8 .по модулю два.Введение дополнительного элемента 9 задержки и подключение входов бло,ка 4 коррекции к выходам информационных разрядов счетчика позволило )сократить длительность такта работы счетчика за счет совмещения во времеф ни части операций предыдущего тактас операциями очередного такта.Формула изобретенияУстройство для контроля двухтактного двоичного счетчика, содержащее двоичный счетчик, имеищйй информационные и буферные разряды, элемент задержки, блок коррекции, блок свертки по модулю два, сумматор по модулю два, первый и второй элементы И и триггер, выход которого подключен.". к первому входу сумматора по модулю два, а вхрд - к выходу второго элемента И, первый вход которого через элемент задержки подключен к входу всего устройства и к входу буферных разрядов счетчика, а непосредственно - к входу информационных разря" дов счетчика, выходы которых подключены к соответствующим входам блока свертки по модулю два, выход которого подключен к второму входу сумматора по модулю два, выход которого соединен с первым входом первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью повьааения быстродействия, входы блока коррекции подключены к выходам информационных разрядов счетчика, вход которых через дополнительно введенный элемент задержки соединен с вторым входом первого элемента И.источники инФормации, принятые во внимание при экспертизе1. Авторское свидетельство СССР 9 444186, кл. 6 06 Р 11/00, 1975.2. Авторское свидетельство СССР Р б 07221, кл. 6 Об Г 11/08, 1978 (прототип).Вака ППП "Патентф, г.Уж од, ул. Проектная 8389/60 Тираж"731 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Рауш