Устройство для контроля последовательности сигналов

,Ф. Дряпак и И.З, Ком81.326.7(088.8)Патент США У 3967105-153, опублик. 1974.Авторское свидетельстявке У 2748269/18-206 Р 11/04, 1979 (про о СС Уоти ГОсуд твенн 11 Й нОмитет сссРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ СИГНАЛОВ, содержащеепервый элемент НЕ, первый, второй,третий и четвертый элемеНты И, первыйэлемент ИЛИ, первый и второй триггеры, причем информационный вход устройства соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с фединичным входом первого триггера,выход первого элемента НЕ соединенс вторым входом первого элемента Ии с первыми входами второго и третьего элементов И, выходы которых соединены соответственно с единичными нулевым входами второго триггера,установочный вход устройства соединен с входом первого элемента НЕ, с первым входом четвертого элемента И ис нулевым входом первого триггера,единичный и нулевой выходы которогосоединены соответственно с вторымивходами второго и третьего элементов И, нулевой выход второго триггера соединен с вторым входом четвертого элемента И, второй и третийвходы первого элемента ИЛИ являютсясоответственно сбросовым и запрещающим входами устройства, о т л и ч аю щ е е с я тем, что, с целью повышения достоверности контроля, в неговведены второй элемент НЕ, второйэлемент ИЛИ и пятый элемент И, причеинформационный вход устройства соединен с первым входом пятого элемента И и через второй элемент НЕ - стретьими входами второго и третьегоэлементов И, единичные выходы первого и второго триггеров соединены соответственно,с вторым.и третьим входами пятого элемента И, выход кото"рого соединен с первым входом второго элемента ИЛИ, выход четвертогоэлемента И соединен с вторым входомвторого элемента ИЛИ; выход которогоявляется выходом устройства.Изобретение относится к вычислительной технике и может быть ислоль -зовано в автоматизированных системах.созданных на базе ЭВМ.Известно устройство, состоящее изблока формирования временной задержки,блока Формирования запрета,31 -триг,гера, элементов И-НЕ, ИЛИ-НЕ, диодов,резисторов, конденсаторов. В этомустройстве тестовые программы выпал- Оняются ЭВМ на самом высоком приоритете сразу же за временной меткой.После тестовой программы решаются целевые задачи системы до появленияследующей метки. Сигнал об удовлетва рительном прохождении теста сравнивается с предварительно задержаннымсигналом временной метки 11,Недостатком устройства являютсяограниченные функциональные возможности, обусловленные невозможностьюпринятия и обработки системой срочныхсигналов, поступающих извне но времявыполнения тестовых программ, имеющих самый высокий приоритет и жестко 25привязанных к временным меткам ,отсутствие гибкости при работе системыв реальном масштабе времени), необходимостью точного расчета временнойзадержки временной метки, ,и как след-ЗОстние, сложностью ее .схемной реализации, необходимостью изменения схемы .устройства при изменении длительноститестоных программ. Наиболее близким к изобретениюпо технической сущности и достигаемому результату является устройстводля контроля, содержащее два триггера, элемент НЕ четыре элемента И,элемент КИИ Я,Однако недостаточно высокая надежность устройства связана с тем,что оно не показывает на наличиеошибки в системе, при наличии болееодного импульса ответа гсигналаудовлетворительного прохожденияпрограммы) между двумя соседнимивременными метками, при наличии постоянного ответа и при наличии однаго импульса ответа, перекрьгвающего одну из соседних временных меток.Целью изобретения является понышение достоверности контроля,Поставленная цель достигается тем,55что в устройство для контроля последовательности сигналов, содержащее,первьп элемент НЕ, первый, второй,. третий и четвертьп элементы И, первый элемент ИЛИ, первый и второй триггеры, причем информационный вход устройства соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с едничным входом первого триггера, выход первого элемента НЕ соединен с вторым входом первого элемента И и с первыми входами второго и третьего элементов И, выходы которых соединены соответственно с еди- ничным и нулевым входами второго триггера, установочный вход устройства соединен с вхоцом первого элемента НЕ, с первым входам четвертого элемента И и с нулевым входом первого триггера, единичный и нулевой выходы которогосоединены соответственна с вторыми входами второго и третьего элементов И, нулевой выход второго триггера соединен с вторым входом четвертого элемента И, второй и третий входы первого элемента ИЛИ являются соответственно сбросовым и запрещающим входами устройства. введены второй элемент НЕ, второй элемент ИЛИ и пятый элемент И, причем информационный вход устройствасоединен с первым входом пятого элемента И и через второй элемент НЕ с третьими входами второго и третьего элементов И, единичные выходы первого и второго триггеров соединены соответственно с вторым и третьим входами пятого элемента И, выход которого соединен с первым входом нторого элемента ИЛИ, выход четнертога элемента И соединен с вторым входом втсрого элемента ИЛИ, выход которого является выходом устройства. На чертеже предс.тавлена схема устройстваеУстройство содержит элементы НЕ и 2, элементы И 3 - 7, элементы ИЛИ 8 и 9 триггеры 10 и 11, установочный 12, контролируемый 13, сбрсэсовый 14 и запрещающий 15 входы и вьгход 16 устройства.Устройство работает следующим образом,.На вход 12 поступает временная метка и устанавливает триггер 10 в сос гаяние "0", После окончания временной метки и при отсутствии сигнала ответа на входе 13 содержимое триггера 10 переписывается в триг650 35 40 3 1096гер 11 через элементы И 4 и 5, устанавливая последний также в состоя-,ние 0".Устройство фиксирует появлениесигнала (импульса обязательно одного) на входе 13 между двумя соседними метками, что являешься результатомправильного прохождения контролируемых сигналов. Если этот импульс пришел в интервале между метками, онустанавливает триггер 10 в состояние "1." по цепи: вход 13, элементИ 3, элемент ИЛИ 8, вход триггера 11Во время действия сигнала по входу13 состояние триггера 10 не меняется. 15После окончания импульса по входу 13содержимое триггера 10, равное единице, переписывается в триггер 11,устанавливая последний тоже в состояние "1".20Приход следующей временной метки на вход элемента И 6 не вызываетпоявления сигнала ошибки на его выходе, так как по второму входу поступает сигнал, равный нулю, с инверсного плеча триггера 11.Если контролируемый импульс непришел на вход 13, то триггеры 1 Ои 11 остаются в состоянии "0" доприхода следующей метки. Приход мет 30ки фиксирует состояние триггера 11до следующего интервала. На выходеэлемента И 6, а следовательно, черезэлемент ИЛИ 9 и на выходе 16 формируется сигнал ошибки,Устройство не выдает сигнала ошибки только в том случае, если между любыми соседними временными метками появляется только один импульс на входе 13.Таким образом появление сигнала ошибки может быть сведено к четырем основным ситуациям: отсутствию конт- ролируемого импульса между метками, наличию более одного импульса ответа между метками, наличию постоянного ответа и наличию одного импульса ответа, перекрывающего одну из соседних временных меток.Рассмотрим формирование сигнала 50 ошибки для всех перечисленных ситуаций.Формирование сигнала ошибки, когда между временными метками не приходит контролируемый сигнал по входу 55 13, рассмотрено вьппе.Рассмотрим случай, когда пришли два импульса ответа. Первая временная метка установит триггер 10 всостояние "0". После окончания метки и в отсутствии сигнала ответа содержимое триггера 10, равное нулю,через элементы И 4 и 5 заносится втриггер 11, устанавливая последнийв состояние "0".Первый контролируемый импульсустанавливает триггер 10 в состояние "1" по цепи: вход 13, элементИ 3, элемент ИЛИ 8, вход триггера 10.На время действия импульса ответа перепись из триггера 10 в триггер 11блокируется подачей инверсии импульса ответа, снимаемого с выхода элемента НЕ 2, на входы элементов И 4и 5. После окончания первого импуль, са ответа содержимое триггера 10,равное единице, переписывается втриггер 11, устанавливая последнийтоже в состояние "1". При поступле"нии второго контролируемого импульсасигнал ошибки формируется на выходеэлемент И 7 из трех входных сигналов:триггеры 10 и 11 установлены в состояние "1" и есть контролируемьй сигнал по входу 13. Сигнал ошибки с выхода элемента И 7 поступает черезэлемент ИЛИ 9 на выход 16.Пусть на входе 13действует постоянно контролируемый сигнал. Вэтом случае, в момент действия временной метки триггер 10 устанавливается сначала в нулевое положение(сигнал на выходе элемента И 3 равен нулю), а затем после окончанияметки времени по входу 12 триггер 10устанавливается в единичное состояние через элемент И 3 и элементИЛИ 8,Передача содержимого из триггера 90 в триггер 11 закрыта постоянным ответом. Предположим, что триггер 11 находится в состоянии 0". Тогда сигнал ошибки появится йа выходе элемента И 6 по приходу временной метки, Предположим, что триггер 11 находится в состоянии "1", тогда после окончания временной метки триггер 10 из нулевого состояния установится Ъ состояние "1". Сигнал ошибки формируется на выходе элемента И 7 после установки триггера 10 в состои нянке 1 , так как два других сигнала (выходной сигнал триггера 11 равен 1 и сигнал по входу 13) уже есть.Одиночный контролируемый импульс ответа перекрывает вторую временнуюметку, т.е. контролируемьщ импульс ао входу 13 не успевает закончиться до прихода второй метки.Пусть первая временная метка из каких-либо двух соседних меток находится слева на временной оси, вторая метка находится соответственно справа.Первая метка устанавливает триггер 10 в состояние 0 . После окон 10 чания метки устанавливается в состоякие "0" триггер 1. При поступлении контролируемого импульса триггер 10 устанавливается в состояние Триггер 11 сможет воспринять содер 5 жимое триггера О только после окончания действия импульса по входу 13. А так как контролируемый импульс до прихода второй метки не кончается, то триггер 11 находится в состоянии0" и пришедшая временная метка сформирует на элементе И 6 сигнал ошибки.Ситуация, когда контролируемый импульс по входу 13 перекрывает первую метку времени по входу 12, как и возможные другие, представляет собой совокупность рассмотренных ситуаций. Для исключения появления сигнала ошибки при начальном пуске вход 14 ЗО через элемент ИЛИ 8 соединен с вторым входом триггера 10. Появление сигнала на входе 14 (при пуске) устанавливает триггер 10 в состояние"1", а в отсутствии метки и контролируемого сигнала устанавливается всостояние "1" также триггер 11, что равносильно приходу одиночного импульса ответа. Сигнала ошибки нет, так как хотя триггеры 10 и 1 находятся в состоянии "1", элемент И 7закрыт отсутствием ответа. Для исключения появления сигнала непрохождения тестов при программных остановах или для возможности отключения устройства для контроля используетсявход 15 запрета. Работа устройствапри появлении сигнала на входе 15аналогична работе устройства припоявлении сигнала на входе 14,Предлагаемое устройство позволяет осуществлять контроль правильности функционирования системы и является перспективным для создания надежных и контролируемых систем. Устройство позволяет обнаруживать неисправность в системе даже при неисправномроцессоре, Устройство достоверно рабо-, тает в сбойных ситуациях: при наличии более одного контролируемого импульса, при наличии постоянного контролируемого сигнала, при наличии одного контролируемого импульса, перекрывающего одну из соседних временных меток. Схема устройства не меняется при изменении длительности тестовых программ.а илиал ППП "Патент", г. Ужгород, ул ектная, 4 аказ 3827/37 Ти ВНИИПИ Го ло дела 113035, Моск