Многоразрядное устройство для сложения и вычитания

ОП ИСАНИЕИЗОЬРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистических(088.8) ав делам нзабретеннй и открытийОпубликовано 30.01.83. Бюллетень4 Дата опубликования описания 30.01.83.(72) Авторы изобретен и чергин и С, В. Кульбицк 7 ) Заявитель УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯИЯ1Изобретение относной технике, может бьв арифметических устных вычислительных мследящих системах упчено в основном цляс основанием и 7 2. тся к вычислительть использовано ройствах электронашин и цифровыхравления и прецназн истем счисления Известны устройсти вычитания, использпения с основанием иличное исполнение дляи вычитания. Устройстном позиционном кодесобой матрицы разменование системы счислкоторых расположеныменты И 13ва для сложения ующие системы счис 2, имеюшие разооперации сложениява работают в обжи представляют рами о х п ( т - ос 15ения), в узлах цвухвхоцовые элер Указанные устройства требуют боль- ших аппаратурных затрат и в них отсутствует возможность контроля правильнос ти выполнения операций сложения и вычи тания. Наиболее близким по технической сущности к предлагаемому является устройство, которое применимо цля систем с любым основанием, содержащее в каждом разряде сумматор, блок сложения перено - са, преобразователь первого операнда в обратный код, преобразователь второго операнда в обратный коц, блок формиромния сигнала переноса и преобразователь кода суммы в обратный коц, причем вхоц преобразователя является первым входом устройства, а выход этого преобразователя поцключен к первому вхоцу сумматора, вход преобразователя второго операнда в обратный код является вторым входом устройства, а выход этого преобразовате ля попилочен к второму вхоцу сумматора, выход которого подключен к первому входу блока сложения переноса, второй вход которого подключен к входной шине сигнала переноса из предыдушего разряда, а выхоц поцключен к преобразователю кода суммы в обратный коц, выхоц когою. рого является выходом устройства. Пе993264 Составитель В, Гречнев ехред М.Коштура Коррект ахтор В, П Заказ 480/66 ТиВНИИПИ Государствепо делам изоб113035, Москва,ПодпР раж. 704нного комитета ССС ретений и открытий Ж, Раушская на 4/5 илиал ППП "Патент", г. Ужгород, ул. Проектная,.4 асложения, второй выхоц блока сравнения операндов является выходом знака результата устройства, выход формирователя сигнала переноса 1 -го блока сложения (11К) соединен с входом узла сложений переноса ( 1 + 1)-го блока сложения, введены в каждый блок сложения регистр, узел контроля и четыре сумматора по модулю цва, причем в кажцом блоке сложения выходы первого и .второго суммагоров по моцулю два соецинены с входами первого и второго преобразователей прямого кода в обратный соответственно, выхоцы третьего и четвертого сумматоров по модулю цва соецинены соответственно с вторым и третьим входами формирователя сигнала переноса, группа выходов сумматора соединена с первой группой входов регистра, группа выхоцов когорого соединена с группами входов узла контроля и узла сложения переноса, третий выхоц блока сравнения операнцов соединен с первыми вхоцами. первого и третьего сумматоров по моцулю цва всех блоков сложения, четвертый выхоцблока сравнения операнцов соединен с первыми вхоцами второго и четвертого сумматоров по модулю цва всех блоков сложения, в каждом блоке сложения вторые входы третьего и четвертого сумматоров по моцулю два соецинены с вхоцами старших раэряцов группы входов первого и второго преобразователей прямого кода в обратный соответственно, первый вхоц устройства соединен с вторыми входами первого и второго сумматоров по модулю два, входами регистров и первыми вхоцами узлов контроля всех блоков сложения, второй вхоц устройства соединен с вторыми вхоцами узлов контроля всех блоков сложения, вторые группы вхоцов регистров всех блоков сложенияявляются управляющими вхоцами устройства, выходы узлов контроля всех разрядных блоков сложения являются выходами неисправности устройства.Кроме того, узел контроля содержит регистр, группу сумматоров по модулю цва, элемент ИЛИ, элемент И, причем первые вхоцы сумматоров по моцулю цва группы соецинены с входами данных соответствующих разряцов регистра и обра эуют группу входов узла контроля, выходы регистра соецинены с вторыми вхоцами соответствуюших сумматоров по модулю цва группы, выходы которых соединеныс входами элемента ИЛИ, выхоц когорого соединен с первым входом элемента И,15 Известное устройство цля сложения и вычитания не позволяет осуществлять контроль правильности выполнения операций сложения и вьгчитания, быстро обнаруживать и отключать вышецшие из строя элементы сумматора. 20Цель изобретения - повышение цостоверности вычислений.Поставленная цель достигается тем, что в многоразрядное устройство для сложения и вьгчитания, соцержашее блок сравнения операндов и К блоков сложения, каждый из которых соцержит сумматор, три преобразователя прямого хода30 в обратный, формирователь сигнала переноса, узел сложения переноса, причем входы блока сравнения операнцов являются вхоцами первого и второго операндов устройства, входы первых преобразователей прямого кода в обратный всех блоков З 5 сложения соединены с входами соответствующих разряцов первого операнца устройства, вхоцы вторых преобразователей прямого кода в обратный всех блоков сложения соецинены с вхоцами соответст вующих разрядов второго операнца устройства, выходы третьих преобразователей прямого кода в обратный всех блоков сложения являются выходами результата устройства, в кажцом блоке сложения первая и вторая группы вхоцов сумматора соединены с группами выходов первого и второго преобразователей прямого кода в обратный соответственно, группа входов третьего преобразователя прямого 50 коца в обратный соединена с группой выхоцов узла сложения переноса, старший разряд группы выходов узла сложения переноса соединен с первым входом формирователя сигнала переноса, первый 55 выход блока сравнения операнцов соецинен с входами третьих преобразователей прямого хода в обратный всех блоков 3 09326 вый, второй и третий входы блока формирования переноса подключены к выходным . шинам соответственно преобразователей первого и второго операнда в обратный код и блока сложения переноса, а выход блока формирования переноса подключен к выходной шине сигнала переноса в последующий разряд. Формирование сигналов 2 2 , ., поцаваемых на управляющие входы соответственно преобраэова телей кода первого, вгорого операнца и ) кода суммы в обратный ход, осуществляется блоком сравнения операндов 23 .15 цы подаются сигналы пятьос фаз операнцов и сигнал пятой фазы узла 15 сложенияпереноса,В каждом блоке сложения устройстващ установлены четыре сумматора 8 - 11по модулю цва. Сумматоры 8 и 9 по мо. дулю цва управляют сменой кодов в преобразователях 5 и 6 соответственно,цля чего на их первые вхоцы подаются25 сигналы 2, .и 2, третьего н второго выхоцов блока 1 сравнения операнцов, который на первом выхоце формирует такжесигнал 7 ,управляющий работой третьегопреобразователя 7 прямого коца в обратный, а на вторые входы. сумматоров 8и 9 по модулю два подается первый им-.пульс опроса Н, Сумматоры 10 и 11по модулю цва управляют работой форМи.рователя 16 сигнала переноса, суммируя35,по модулю 2 соответственно сигналы"2 и с 5, У,и.Узел 12 контроля подключен к выхоцурегистра 14 и управляется первым и вторым импульсами опроса, которые поступаеоют с первого и второго входов устройства соответственно. По первому импульсуопроса в узле 12 контроля осуществляется поразряцное сравнение сигнала с вы1хоца сумматора 13 , с, ,и45сигнала, преобразованного во вспомогательный код. С прихоцом второго импульса опроса результат этого сравненияпоступает на выход узла 12 контроля вевице стнала М, который несет информациюо правильности выполнения операции сумЯмирования операндов А,с и Ьк . Общий длявсех блоков слвкения блок 1 сравненияоперандов формирует сигналы 2 с 2 , с,и знак выходного числа о,. На еговходы подаются сигналы операндов А и Ь55сигналы знаков операндов сС и с, Блоки 2 - 4 сложения имеют вхоцные шиныоперанцов Ак и 6, шины отключения йи вькоциые шины результата сложения 5 993выход которого является выходом узлаконтроля, управляющий вход регистра ивторой вход элемента И являются соответственно первым и вторым входами узлаконтроля.Устройство может функционироватьв любом коде и системе счисления с лю .бым основанием, В качестве примерауцобнее рассматривать работу устройства. в многофаэном коце, поскольку этот код. обпадает высокой контролеспособностьюи возможностью исправления ошибок любого арифметического или логического устройства. Эти свойства многофазного кодасвязаны с его структурой,Примем основание системыравнымдесяти (пятифазный код).На фиг. 1 изображена структурнаясхема устройства; на фиг. 2 - функциональная схема преобразователя прямогопятифазного кода в обратный;: на фиг. 3 -функциональная схема двух раэряцов регистра; на фиг, 4 - функциональная схема узла контроля; на фиг. 5 - временнаядиаграмма работы узла контроля.Устройство соцеркит блок 1 сравненияоперандов, блоки 2.- 4 сложения, преобразователи 5 - 7 прямого (пятифазного) коца в обратный, сумматоры 8 - 11. по модулю цва, узел 12 контроля, сумматор 13, регистр 14, узел 15 сложенияпереноса, формирователь 16 сигнала переноса,Преобразователь прямого пятифазногокоцав обратный соцержит элементы2 И-ИЛИ 17 - 21 и элемент ИЛИ-НЕ 22.Два разряда регистра 14 соцержат цваК 5-триггера 23 и 24, состоящие изэлементов И-НЕ 25 - 28, цва узла29 и 30 управления, состоящие из элементов И-НЕ 31-38, и элемент ИЛИ-НЕ39.Узел 12 контроля содержит регистр40, группу 41 сумматоров по модулюцва, элемент ИЛИ 42, элемент И 43,Блок сложения соцеркит сумматор 13,на входы которого через преобразователи5 и 6 прямого пятифазного кода в обратный подаются операнды А, и Вк, представленные в пятифазном коде. На выходесумматора установлен регистр 14, который управляется первым импульсом опроса Н, поступающим с первого входаустройства, При отсутствии Нв триггеры. регистра записываются сигналы1ис, т,е, ( = с, Я,2, и: 1, При наличии Н в регистр записывается вспомогательныйкоц. На выходе регистра расположен узел 15 сложения переноса, осуществляющий сложение выходных сигналов регистра 14 и сигнала переноса Рс .иэ предыду щего разрядного блока, Результат слвке ния с,ц; с,", сщ подается на вхоцы третьего преобразователя 7 прямого няти 1 фазного коца в обратный, выхоц когоро го является выходом результата данЮю разряда устройства,формирователь 16 сигнала переноса вырабатывает сигнал переноса Рк в,последующий разряд. Для этого на его вхо. 5 в (3) представляет собой матрицустолбец, элементами которой являютсяконъюкции второго ранга из рядаЬО 2, ЬпЪ 12 т (При ) в члены конъкжпий равны ..и столбец матриды Эщ представляет Преобразование прямого многофазного коца в обратный инаоборот осуществляется следующим образом:1Ф - - ОЦ 2Ою а.О, -:. Ою 1- Оили для пятифазного кодас - -Ь О О, - ФО2 3 5 5О - ЬОПреобразование прямого пятифазного кода в обратный выполняется преобразо вателями 5 - 7 (фиг, 2), Каждый преобразователь прямого кода в обратный состоит из инвертора и пяти элементов 2 И-ИЛИ 17 - 21, - на входы которых подаются сигналы пряМого кода а 1 . О 2, 65, м 5, а с выхоца снимаются сип. палы обратного пятифазного кода а, а 2, , а 5, Преобразование кода осуществляется только при наличии управляющего сигнала Еы= 1. Если 2 ы = О, то а. = а., ы 2 = а 2 О 5 = О 5, формирователь 16 оигнала переноса опи сывается алгоритмом . -К Ф я .ФМ Вл Ьт, или для пятифазного кодаР =а Ь мачЬ 5 Ц, (6)Узел 15 сложения переноса осущест-вляет сложение сигнала переноса из пре . дыдушего разряда и выходных сигналов, сумматора. Он прецставляет собой.матри пу цвухвходовых логических элементов: И размерами 2 х гп . Выходы элементов . И каждого столбца матрицы обьециняются двухвхоцовыми элементами ИЛИ. В обсобой первые е элементов ряда ( 8).При )щ вторые элементы коиькжций об разу ются последовательнымсдвигом членов ряда (5) на единицу слева направо по кругу, следовательно,Ъя . щшем виде цля п 1- фазного коца преобразо ванне из прямого многофазного коца во вспомогательный и обратно записывается следующим образом; При нечетном числе фаз одна из фаз кодапри преобразовании не изменяется (вслучае пятифазного кода - с 2, семифазного (, и т,ц,),Ф МПреобразование во вспомогательныйкоц осушествляется в регистре 14(фиг. 3). Регистр состоит из ЦЯ -фгрипчгеров 23 и 24 и узлов 29 и 30 управления триггерами, При наличии высокогоуровня на шинах отключения Й сигналов,обозначенных Откл, с, и Откл. с) и40 при отсутствии первого импульса ойросаН 1 в триггер 23 через элементы И-НЕ31 и 32 записывается сигнал Я;., а втриггер 24 через элементы И-НБ 35 и36 - сигнал с, что соответствует45 прямому пятифазному коцу. При поступленин Нуправление триггерами осуществляется через элементы И-НЕ 33, 34,37 и 38. При этом в триггер 23 записывается сигнал с а в триггер 245 о сигнал с;и, таким образбм, на выходерегистра образуется вспомогательныйкод (табл. 1),.Преобразование сигналови с, и их запись в регистр произвоцится аналогичным образом, Сигнал в случае пятифазного коца проходит через регистр без преобразования,"3Прецыдущее 0 ост 15 е Предыдущеее состояние о же Прець цушее то ни 35(фиг. стра При сигнале низкого уровня на оцнЬй из шин отключения, например на шине Откл. Я , цо поступления первого импульса опроса во все триггеры регистра, за исключением первого, который сохраняет предыдущее состояние, записываются сигналы прямого кода, С приходомН 1 в триггеры регистра записывается вспомогательный код, причем в триггер 23 записывается сигнал с а триггер24 сохраняет предыцущее состояние. Таким образом сигнал с, оказываетсяIотключенным и не участвует в формирова 40 нии кодов на выходе регистра. При низком уровне на шине Откл. с регистр работает аналогичным образом с той лишь разницей, что теперь в формировании кодов не участвует сигнал с,. Работа регистра45 возможна при отключении только одного из двух сигналов, которые преобразуются цруг в друга при преобразовании прямого кода во вспомогательный и обратно. Так, цля пятифазного кода можно одновременно отключить сигналы си , или , и1 с С 1 50 но не аи д . При этом в формировании множества цифр отключенного сигнала участвует в преобразованном виде другой сигнал хола (например, вместо ,1 - сиг-, нал с 1, вместо с,- сигнал ф).щв55 1Узел 12 контроля 4 из параллельного региТа 6 а ного на 3 -триггерах, группы 41 сумматоров по моцулю цва, элемента ИЛИ 42и двухвходового элемента И 43. На входрегистра 40 и первые входы сумматоровпо модулю два группы 41 подаются сипналы ,, , с 5 с Выхода регистфра 14. Запись этих сигналов в регистр40 осуществляется по первому импульсуопроса, и с выхоца регистра они поцаются на вторые входы сумматоров по модулю два группы 41. Если на входах хотябы одного из сумматоров по моцулю двагруппы 41 значения сигналов отличаютсядруг от друга, что свидетельствует обошибке, то на выходе элемента ИЛИ 42появляется сигнал высокого уровня, который передается на вход элемента .И 43и по второму импульсу опроса К на выхоц узла 12 контроля, Временные диаграммы, иллюстрирующие работу узла 12контроля, приведены на фиг. 5,Устройство для сложения и вычитанияработает следующим образом.Операнды А и В подаются на вхоцыустройства до поступления первого импульса опроса, Логический блок 1 выполняет сравнение абсолютных величин операндов и сложение по модулю цва знаковоперандов а и с . Если знаки совпадают, то сигналы 7, 7 и 7 на выходеаблока 1 сравнения операндов равны нулюи преобразование кодов в преобразователях 5 - 7 кажцого разряцного блокане осуществляется. В этом случае устройство работает как многоразряцныи сумматор. Если знаки с, и Ы не совпацают,то формируются управляющие сигналыдля изменения коца оцного иэ слагаемых. и кода суммы, причем в обратный кодвсегда преобразуется большее иэ чиселА и 8 . Например, при А) 8, 2 =. 1,Х,Ъ, = 1. При этом на выхоце устройстваформируется число, равное разности Д .В Знак суммы с(,сформируется логическим блоком в соответствии с таблицейистинности (табл, 2), гце р = 1 приАби р = 0 при А) 8.О О О О О О О О О О О О О 13 99Продолжение табл. 2З 3264 14 ванне 4 осуществляется такйм же образом, как до прихода Н 1. При этом в узле12 контроля поразрядно сравниваютсясигналы кода 1 ф,1, Я рФ с(, запиви и исанные во время Н,1, и сигналы этогокоца, полученные по окончании Н, Втом случае, когда .сумматор функционирует нормально, эти сигналы совпадают.ина выходе элемента ИЛИ 42 сигнал от О сутствует,Если. в одном из разрядов . сумматопроизошел кратковременный сбой илиимеется неисправный элемент, то сигналыв узле 12 контроля, записанные во время15 25 ЭО Если при поцаче низкого уровня наоцну из шин, например Откл. с), сигнал1Э 5ошибки М исчезнет, это означает, чтонеисправный элемент находится в тойчасти матрицы сумматора, которая формирует сигнал, записанный в обозначениицанной шины отключения ( с ). После 40 окончания первого импульса опроса выходное число данного разряда будет соответствовать результату сложения операнцов.В том случае, когда сигнал ошибкине исчезает при отключении поочередно 45всех шин отключения, необходимо производить понариое отключение шин. Устройство с отключенными элементами сумматора сохраняет свою работоспособность,что показывает его высокую надежность,В регистр 14 кажцого разряда запи:- сывается прямой код сигнала с выхоца сумматора, затем осуществляется сложе- . ние этого сигнала с сигналом переноса из предыдущего разряца в узле 15, выхоцные сигналы с .", с, , " которого преобразуются в обратный коц(если 2 = 1) и поступают на выходные шины разряцного блока.Формирование сигнала переноса в последующий разряц производится по формуле (6), если 2 1= 2 = О. В том случае, когца одно из слагаемых преобразуется в обратный коц, то пятая фаза этого слагаемого, участвующая в формировании сигнала Р инвертируется сумматорами10 или 11 по моцулю два.С прихоцом первого импульса опроса сигналы изменения коца в преобразователях 5 и 62 и 2 изменяются при помоСши сумматоров 8 и 9 по моцулю два на противоположные. Это. необходимо цля того, чтобы осуществить переключения в сумматоре, Теперь сигнал с формируется элементами матрицы сумматора,прецназначенными цля формирования сз, и наоборот сигнал с)формируется элементами матрицы для с. Таким же обра 1зом переключаются элементы матрицы для с и с, . В регистр 14 при наличии Я записывается вспомогательный коц,4который также заносится и в регистр блока контроля. Вспомогательный коц, который, в сущности, представляет собой прямой коц, полученный посрецством переключения элементов матрицы сумма-. тора, складывается с сигналом переноса нз предыдущего разряда в узле 15 и через третий преобразователь 7 поступает на соответствующий выход результата устройства.После окончания Н. (фиг. 5, момент Ь,) в каждом разряце устройства происходят обратные переключения и формиро Н.1, и сигналы, полученные по окончанииН, полностью не совпадают и на выходеэлемента ИЛИ 42 появляется сигналошибки, когорый по второму импульсуопроса Н передается на выход блока контроля, В этом случае число на выходеразряда не соответствует сумме входныхчисел А и В . Для обнаружения неисправного элемента сумматоре необходимо произвести поочередное отключение элементов сумматора, поцавая сигнал низкого уровня поочередно на шины отключения Откл, сД, Откл. ц,и т,ц. Отключение выполняется вручную с помощью переключателей, но в принципе может быть автоматизировано.Таким образом, предлагаемое устройство для сложения и вычитания при сох ранении быстродействия прототипа дает. возможносгь. контролировать операцию сложения двух операндов и отключать цо половины исправных элементов матрицысумматора в каждом блоке сложения, чтоповышает достоверность вычислений усъ;,ройства, 15 РООМфо рмула изобретения 1. Многоразрядное устройство ддя сложения и вычитания, содержащее блок сравнения операндов и К блоков сложения, каждый из которых содержит сумматор, три преобразователя прямого кода в обратный, формирователь сигнала переноса, узел сложения переноса, причем входы блока сравнения операнпов являются вхо дами первого ивторого операндов устрой 1 ства, входы первых преобразователей прямого кода в обратный всех блоков сложения соединены с входами соответствующих разрядов первого операнда устройст ва, входы вторых преобразователей прямого кода в обратный всех блоков сложения соединены с входами соответствующих разрядов второго операнда устройства, выходы третьих преобразователей прямо О го кода в обратный .всех блоков сложения являются выходами результата устройства, в каждом блоке сложения первая и втораягруппы входов сумматора соепинены с группами выходов первого и второго пре обраэователей прямого кода в обратный соответственно, группа входов третьего преобразователя прямого кода в обратный соединена с группой выходов узла сложения переноса, старший разряд группы выходов узла сложения переноса соединен, с первым входом формирователя сигнала переноса, первый выход блока сравнения операндов соединен с входами третьих преобразователей прямого кода в обратный, всех блоков сложения, второй выход блока .сравнения операндов является выходом знака результата устройства, выход формирователя сигнала переноса-го блока сложения ( 1 (1(К) соединен с входом узла сложения переноса (1 + 1)- го блока сложения, о т л и ч а ю ш е ес я тем, что, с целью повышения достоверности вычислений, в кажпый блок сложения введены регистр, узел контроля и четыре сумматора по модулю два, причем в каждом блоке сложения выходы первого и второго сумматоров по модулю пва соединены с входами первого и второго преобразователей прямого кода в обратный соответственно, выходы третьего и четмртого сумматоров по модулю два соединены соответственно с вторым и третьим входами формирователя сигнала переноса, группа выходов сумматора соединена с первой группой входов регистра, группа выходов которого соединена с группами входов узла контроля и узла сложения переноса, третий выход блока сравнения операндов соединен с первыми входами первого и третьего сумматоров по модулю два всех блоков сложения, четвертый выход блока сравнения операндов соединен с первыми входами второго и четвертого сумматоров по модулю пва всех блоков сложения, в каждом блоке сложения вторые входы третьего и четвертого сумматоров по модулю два соедииены с входами старших разрядов группы вхопов первого и второго преобразователей прямого кода в обратный соответствен 1 но, первый вход устройства соединен с вторыми входами первого и второго сумматоров по модулю пва, вхопами регистров и первыми входами узлов контроля всех блоков сложения, второй вход устройства соединен с вторыми входами узлов контроля всех блоков сложения, вторые группы входов регистров всех блоков сложения являются управляющими входами устройства, выходы узлов контроля всех блоков сложения являются выходами неисправности устройства.2. Устройство по и. 1, о т л и ч а юш е е с я тем, что узел контроля содержит регистр, группу сумматоров по мопу лю два, элемент ИЛИ, элемент И, причем первые входы сумматоров по модулю два группы соединены с входами данных соответствующих разрядов регистра и образуют группу входов узда контроля, выходы регистра соединены с вторыми входами соответствующих сумматоров по модулю два группы, выходы которых соединены с входами элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого является выходом узла контроля, управляющий вход регистра и второй вход элемента И являются соответственно первым и вторым входами узла контроля. Источники информации,принятые во внимание. при экспертизе1, Авторское свидетельство СССР739530, кл, С, 06 Р 7/385, 1978,2. Авторское свидетельство СССРпо заявке2981297/18-24,кл. О 06 Р 7/50, 1980 (прототип).