Цифровой интегратор с плавающей запятой

О П И С А Н И Е пп 590774ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ баюз Советских социалистических(51) М. Кл.з б 063 1/02 ГосУдаРственный комитет (23) Приоритет Совета Министров СССР во делам изобретений и открытий(45) Дата опубликования описания 25.05.78(71) Заявитсль Таганрогский радиотехнический институт имени В. Д, Калмыкова(54) ЦИФРОВОЙ ИНТЕГРАТОР С ПЛАВАЮ 1 ЦЕЙ ЗАПЯТОЙ Предлагаемое изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислительных машинах, в частности, в однородных цифровых интегрирующих структурах (ОЦИС) с плавающей запятой,Известен интегратор для однородной цифровой интегрирующей структуры (ОЦИС) с плавающей запятой, работающий в последовательном коде по формуле трапеций 1 и содержащий сдвигающий регистр мантиссы подынтегральной функции, сдвигающий регистр порядка подынтегральной фучкции, сумматор порядка поды нтегральной функции, сумматор мантисс приращений подынтегральной функции, множительный блок, блок задержки, сумматоры мантисс подынтегральной функции, управляемые регистры, элементы запрета, реверсивные счетчики, блоки анализа состояний счетчиков, блок анализа мантиссы подынтегральной функции, блок образования приращения порядка подынтегральной функции, блок управления сдвигами мантиссы подынтегральной функции, блок анализа порядка подынтегральной функции, блок сдвига мантиссы функции на один разряд влево-вправо, выход одного сумматора мантиссы подынтегральной функции соединен с одним входом множительного блока, другой вход которого соединен с одним входом и с первым выходом интегратора, а выход - со вторымвыходом интегратора, причем выход сумматора мантисс приращений подынтегральнойфункции соединен с одним входом одного сум 5 матора подынтегральной функции и со входом блока задержки, выход которого соединен с одним входом другого сумматора мантисс подынтегральной функции, выход которого соединен со входом сдвигающего регист 10 ра мантиссы подынтегральной функции, а;выход сдвигающего регистра порядка подынтегральной функции соединен с одним входомсумматора порядка подынтегральной функции, выход которого соединен со входом сдви 15 гающего регистра порядка подынтегральнойфункции,Недостатком этого интегратора являетсянеобходимость предварительного расчета начальных значений разностей между порядком20 подынтегральной функции и порядками прирашений подынтегральных функций и последующего их ввода в решающие блоки однородной цифровой интегрирующей структуры(масштабирование начальных данных). Мас 25 штабирование начальных данных имеетсмысл использовать в узко-специализированных интегрирующих структурах, предназначенных для ограниченного круга задач, когдамасштабирование при переходе от задачи кЗ 0 задаче практически не меняется, например, 59077450 55 60 65 при использовании цифровых интегрирующих структур в системах управления, Этот метод неудобен при расширении круга задач, когда от задачи к задаче масштабирование претерпевает большие изменения.Целесообразным оказывается автоматический расчет начальных значений разностей порядков с помощью самой ОЦИС. Этот расчет осуществляется в процессе выравнивания начальных порядков. Суть процесса выравнивания начальных порядков состоит в том, чтобы определить начальные значения разностей порядков в соответствии с порядками Пр, начальных значений функций, для чего в цифровом интеграторе требуется преобразовать код начального порядка подынтегральной функции П, в поток одноразрядных приращений, осуществить уравнение этим потоком и формированием приращений порядка подынтегральной функции и начальных значений разностей порядков, не выходящих за пределы допустимых значений,Целью изобретения является повышение быстродействия.Поставленная цель достигается тем, что в известное устройство введены блок выравни вания начальных порядков и блок управления выравниванием начальных порядков,при. чем первый вход блока управления выравнивания начальных порядков соединен со вхо. дом переменной интегрирования интегратора, второй - с выходом блока образования приращения порядка подынтегральной функции, выход регистра порядка подынтегральной функции соединен с первым входом блока выравнивания начальных порядков, второй вход которого соединен с первым выходом блока управления выравниванием начальных порядков, третьими входами реверсивных счетчиков и пятым выходом интегратора, третий - с первым входом приращения подынтегральной функции интегратора и со вторым входом регистра мантиссы подынтегральной функции, выход - с третьим входом блока управления выравниванием начальных порядков, второй выход которого соединен с шестым выходом интегратора, остальные входы блока управления выравниванием начальных порядков соединены с третьими выходами блоков анализа состояний счетчиков,Блок-схема устройства представлена на чертеже,Схема содержит регистр 1 мантиссы подынтегральной функции длиной п разрядов, регистр 2 порядка подынтегральной функции длиной Я разрядов, сумматор 3 мантисс приращений, сумматоры 4, 5 мантиссы подынтегральной функции, сумматор 6 порядка функции, множительный блок 7, блок 8 задержки, блок 9 анализа мантиссы подынтегральной функции, блок 10 анализа порядка функции, блок 11 образования приращений порядка подынтегральной функции, блок 12 управления сдвигами мантиссы функции, блок 13 сдвига мантиссы функции на один разряд вле 5 10 15 20 25 30 35 40 45 во-вправо, управляемые регистры 14, 15, элсменты запрета 16, 17, реверсивные счетчики 18, 19, блоки 20, 21 анализа состояний счетчиков, блок 22 выравнивания начальных порядков, блок 23 управления выравниванием начальных порядков.Работает интегратор следующим образом.Прп вводе начального значения функции по первому входу интегратора в регистр 1 мантиссы подынтегральной функции заносится начальное значение мантиссы Пр, подынтегральной функции, в блок 22 заносится начальное значение порядка Пр подынтсгральпой функции. Одновременно из регистра 2 в олок 22 поступает значение порядка подынтегральной функции Пр,. В блоке 22 образуется разность порядков о П. После ввода начальных данных, т. е. собственно в процессе выравнивания начальных порядков, в блоке 23 управления выравниванием начальных порядков в зависимости от образованной в блоке 22 разности порядков б П, приращения порядка 7 Пр,.).0 подынтегральной функции, поступающего с выхода блока 11 образования приращения порядка подынтегральной функции, приращения порядка 7 Пр 1,50 переменной интегрирования, поступающего со входа переменной интегрирования интегратора, формируется приращение порядка 7 (б Пр,), поступающее на вход блока 22, где формируется текущее значение разности порядков б Пр;+, на третьи входы счетчиков реверсивных 18, 19 для формирования начальных значений разностей Упорядков и на выход интегратора для учета в других интеграторах, и сигнал выравнивания начальных порядков, выдаваемый из цифрового интегратора в устройство управления, для чего в блоках 20, 21 анализа состояний счетчиков образованы дополнительные выходы, которые поступают на М входов блока 23 управления выравниванием начальных порядков.На (+1)-м цикле вычислений на входы интегратора поступают приращения подынтегральной функции в виде мантисс 7 тр . ), от,+ и одноразрядных приращений поряд- ков ТПр (е )э Прц(с. 1)Приращения порядков 7 П ;+ приращений подынтегральной функции поступают на счетчики 18, 19, где образуются новые значения разностей порядков 1 л(+1),в результате чего перестраиваются управляемые регистры 14, 15. На выходе блоков анализа состоянии счетчиков 18, 19 появляются потенциалы, соответствующие новым состояниям счетчиков, которые подготавливают элементы запрета 16, 17. При прохождении мантисс приращений 7 тр 1;.,0 через управляемыерегистры 14, 15 мантиссы задерживаются в них на величину (и - 1 л (К+1), определяемую состоянием счетчиков 18, 19, а мантисса Мр;ьи подынтегральной функции в это время задерживается на и разрядов в регистре 1, В рсзультате манставитель В. Тарасовред А. Камышникова Корректор 3. Тарас селева пис П Типография, пр, Сапунова, 2 Изд Мо 175 осударственного комитета по делам изобретени 113035, Москва, Ж, Ра