Устройство для округления суммы и разности двоичнокодированных чисел с плавающей запятой

ОЮЗ СОВЕТСНИХ ЦИАЛИСТИЧЕСНИХ СПУБЛИНШ 1)4 С 06 пцс11 2 ИОАН ИЗОБРЕТЕН 4 4 Ъйа;АХц А ВТОРСКОМ ВИДЕТЕЛЬСТВ собиеические61,цифровых 326-331 КРУГЛЕНИЯ СУММЫДИРОВАННЫХ ЧИСЕЛ. сложен с плав я и вычитания ющей запятой, ном коде. Цел чных чисел едставленных зобретения - слений. Ука- благодаря обра вьппе точности выч на цель достигаетс ии как денормал зов оррек о ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(56) Папернов А.А, Учебное попо курсу "Арифметические и логосновы цифровых машин".-М., 19с.119-121,Карцев М,А. Арифметикамашин.-М.: Наука, 1969, с(54) УСТРОЙСТВО ДЛЯ ОИ РАЗНОСТИ ДВОИЧНОКОС ПЛАВАЮЩЕЙ ЗАПЯТОЙ(57) Изобретение относится к цифрово вычислительной технике и может быть использовано в ЦВМ при создании высо коточных арифметических устройств гаемого, так и нормализованного результата, которые имеют на один разряд больше по сравнению с основныммашинным словом. Коррекция денормализованного слагаемого осуществляетсяпосредством засылки в его младший разряд значащей цифры, если при денормализации была отброшена хотя бы одназначащая цифра. Коррекция нормализованного и усеченного на один младшийразряд результата осуществляетсяпосредством засыпки в младший из основных его разрядов значащей цифры,если при нормализации и усечении была отброшена хотя бы одна значащаяцифра. Устройство содержит регистр 1операнда с дополнительным разрядом,регистр 2 результата с дополнительным разрядом, два триггера 3,4, знаков , входы управления денормализацией 5, нормализацией вправо 6 иокончания нормализации 7, элементИЛИ 8, дополнительные разряды 9, 10регистров 1,2, младший разряд 11регистра 2, два элемента ИСКЛЮЧАЮЩЕЕИЛИ 12,13, четыре элемента И 1417,ил.10 50 Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВМ при создании высокоточных арифметических устройств сложения и вычитания двоичных чисел с плавающей запятой, представленных в обратном коде.Цель изобретения - повышение точности вычислений. На чертеже приведена функциональ-ная схема устройства,Устройство содержит регистр 1операнда с дополнительным разрядом, 15регистр 2 результата с дополнительным разрядом, триггеры 3 и 4 знаковденормализуемого числа и результата,входы 5-7 управления денормализацией, нормализацией вправо и окончания нормализации, элемент ИЛИ 8, дополнительные разряды 9 и 10 регистров 1 и 2, младший разряд 11 регистра 2, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и13 и четыре элемента И 14-17, 25Устройство работает следующимобразом.Округление суммы или разности двухчисел с плавающей запятой, представленных в обратном коде, состоит в З 0том, что производится коррекция какденормализованного слагаемого, таки нормализованного результата,Коррекция денормализованного числа осуществляется посредством засылки в его дополнительный разряд значащей цифрыпри условии,что в процессе денормализации из этого разряда вправо былавыдвинута хотя бы одна значащая цифра,Коррекция нормализованного и усеченного на дополнительный разряд результата осуществляется посредством засылки в его младший разряд значащейцифры в том случае, если при нормализации и усечении была отброшенахотя бы одна значащая цифра. Приэтом значащей цифрой для положительного двоичного числа в обратномкоде является "1", а для отрицательного - "0".Перед началом работы устройствав триггер 3 и регистр 1 занесенысоответственно знак и обратный двоичный код мантиссы слагаемого с меньшим порядком, а в случае равенствапорядков слагаемых - знак и двоичныйкод мантиссы одного из слагаемых.Если порядки чисел различны, топроисходит денормализация кола, находящегося в регистре 1, На входуправления сдвигом вправо этого регистра по ходу 5 подается сигнал"1", в результате чего код в регистре 1 сдвигается вправо на один разряд. При этом выдвинутый за пределырегистра разряд пропадает. До сдвигакода вправо сигнал с выхода дополнительного разряда 9 регистра 1 поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ12, на другом входе которого действует сигнал с выхода триггера 3 знака денормализуемого числа. В результате на выходе элементаИСКЛЮЧАЮЩЕЕИЛИ 12 действует сигнал "1", если вмладшем разряде 9 регистра 1 находится значащая цифра, и "0" в противномслучае. Этот сигнал поступает на первые входы элементов И 14 и 15, натретьих входах которых действуетсигнал "1", поступающий по входу 5.В зависимости от того, значащая илинезначащая цифра находится в дополнительном разряде 9 регистра 1, элементы И 14, 15 оказываются открытымиили закрытыми для.прохождения сигналов с прямого и инверсного соответственно выходов триггера 3 на соответственно нулевой и единичный входыдополнительного разряда 9. Причем кмоменту прихода указанных сигналовна входы дополнительного разряда 9в нем установлена цифра уже сдвинутого на один разряд вправо кода(для обеспечения этого в случае необходимости на линиях, соединяющихвыходы элементов М 14 и 15 с входамидополнительного разряда 9, должныбыть поставлены соответствующие элементы задержки), Таким образом, еслив дополнительном разряде 9 еще несдвинутого кода находится незначащаяцифра, то дополнительный разряд сдвинутого кода не изменится, так как навходах дополнительного разряда 9 действуют сигналы "0", "0, В случае,если за разрядную сетку регистра 1выдвигается значащая цифра, то навыходах элементов И 14 и 15 в зависимости от того, положительный илиотрицательный знак имеет денормализуемое число, действуют комбинацииустанавливающие в дополнительномразряде. 9 сдвинутого на один разрядвправо кода значащую цифру: "1" впервом случае и 0 во втором. Такимобразом, после первого выхода за1339550 зультата.Коррекция денррмализованногослагаемого и результата, осуществляемая устройством, приводит к тому,что погрешнось округления можетиметь различные знаки независимо отзнаков слагаемых и выполняемой опе О рации. Действительно, пусть, например, порядки слагаемых одинаковые,так что денормализации не происходит, и, следовательно, денормализованное слагаемое не корректируется.45 В этом случае погрешность округленияскладывается из погрешности норма-.лизации результата, связанной с отбрасыванием значащей цифры, выдвинутой за разрядную сетку регистра при 50 нормализации вправо, и усечениемрезультата на дополнительный разряд,а также погрешности, связанной сзасилкой значащей цифры в младшийразряд нормализованного и усеченногорезультата. Так как появление цифры"0" или "1" в младшем разряде результата равновероятно, то засылка вэтот разряд значащей цифры дает в половине случаев погрешность, отличную разрядную сетку регистра 1 значащей цифры в дополнительном разряде 9 этого регистра при всех последующих сдвигах вплоть до момента окончания денормализапии будет находиться значащая цифра. Этим обеспечивается указанная выше коррекция денормализованного числа.Далее происходит. нормализация результата сложения или вычитания. Знак и мантисса в обратном двоичном коде находятся соответственно в триггере 4 и регистре 2. Если результат требуется нормализовать вправо, то на вход управления сдвигом вправо регистра по входу 6 поступает сигнал "1", в результате чего происходит сдвиг находящегося в регистре 2 кода на один разряд вправо. При этом выдвинутый за пределы регистра младший разряд пропадает. До сдвига кода сигнал с выхода дополнительного разряда 1 О регистра 2 поступает на вход элемента ИСКЛЮЧАЮЕЕ ИЛИ 13, на другом входе которого действует сигнал с выхода триггера 3 знака результата. В результате на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 действует сигнал "1", если в дополнительном разряде 1 О регистра 2 находится значащая цифра, и "0 в противном случае. Этот сигнал поступает на первые входы элементов И 16 и 17, на третьих входах которых действует сигнал "1", поступающий с выхода элемента ИЛИ 8, на одном из входов которого действует сигнал "1", поступающий по входу 6, В зависимости от того, значащая или незначащая цифра находится в дополнительном разряде 10 регистра 2, элементы И 16 и 17 оказываются открытыми или закрытыми для прохождения сигналов с прямого и инверсного со ответственно выходов триггера 4 на соответственно нулевой и единичный входы младшего разряда 11. Причем к моменту прихода указанных сигналов на входы младшего разряда 11 в этом триггере установлена цифра уже сдвинутого кода для обеспечения этого в случае необходимости на линиях, соединяющих выходы элементов И 16 и 17 с входами младшего разряда 11 должны быть поставлены соответствующие элементы задержки), Таким обра.зом, если н дополнительном разряде 10 еще несдвинутого кода находится незначащая цифра, то младшая из основных цифр сдвинутого на один разряд вправо кода не изменяется, таккак на входах младшего разряда 11действует совокупность сигналов "0",О , В случае, если за разряднуюсетку регистра 2 выдвигается значащая цифра, то на выходах элеменТовИ 16 и 17 в зависимости от того, положительный или отрицательный знакимеет результат, действуют комбинации сигналов "0", "1", либо "1","0", устанавливающие в младшем разряде 11 нормализованного вправо результата значащую цифру: "1" - впервом случае и 0 - во втором.В момент окончания нормализациинезависимо от того, имела место нормализация вправо или нет, на одномиз входов элемента ИЛИ 8 действуетсигнал "1", поступающий по входу 7.В результате на выходе этого элемента формируется сигнал "1", поступающий на третьи входы элементов И 16 25 и 7. Коррекция младшего из основныхразрядов 11 результата производитсякак было описано ранее. Таким образом, после окончаниянормализации в регистре 2 находятсяоткорректированный указанным вьппеспособом двоичный код мантиссы ре339550 Составитель О,БерезиковаТехред М.Ходанич Корректор Н.Король Редактор Е.Папп Тираж 672 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д,4/5Заказ 4222/38 Подписное Производственно-полиграфическое предприятие, г,Ужгород, ул.Проектная, 4 от нуля, которая по абсолютной величине больше погрешности нормализации, и имеет противоположный ей знак. Таким образом, в половине случаев погрешность округления положительна, а в половине - отрицательна.Математическое ожидание ошибки округления, возникающей при работе предлагаемого устройства, строго рав но нулю. Формула изобретения Устройство для округления суммы и разности двоичнокодированных чисел с 15 плавающей запятой, содержащее регистр операнда с дополнительным разрядом и регистр результата с дополнительным разрядом, два триггера знака, причем входы управления сдвигом регистра 20 операнда и регистра результата соединены с входом управления денормализацией и входом управления нормализацией вправо устройства соответственно, о т л и ч а ю щ е е с я тем 25 что, с целью повышения точности вычислений, оно содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре элемента И и элемент ИЛИ, причем выход дополнительного разряда регистра операнда 30 соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первыми входами первого и второго элементов И, выходы которыхсоединены с нулевым и единичным входами дополнительного разряда регистра операнда, вторые входы первогоэлемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ и первогоэлемента И соединены с прямым выходом первого триггера знака, инверсный выход которого соединен с вторымвходом второго элемента И, третийвход которого соединен с третьимвходом первого элемента И и входомуправления денормализацией устройства, вход управления нормализациейвправо и вход окончания нормализациикоторого соединены с первым и вторымвходами элемента ИЛИ, выход которогосоединен с первыми входами третьегои четвертого элементов И, выходы которых соединены с нулевым и единичным входами младшего разряда регистра результата, выход дополнительногоразряда которого соединен с первымвходом второго элемента ИСКЛЮЧАЮЩЕЕИЛИ, выход которого соединен с вторыми входами третьего и четвертогоэлементов И, третий вход третьегоэлемента И соединен со вторым входомвторого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ ипрямым выходом второго триггера знака, инверсный выход которого соединен с третьим входом четвертогоэлемента И.