Устройство для округления суммы и разности двоичнокодированных чисел с плавающей запятой

У а цифровь с, 326-33 .А. ЭлекСЕЛ и создании х устройст чи,Цель выГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Карцев М.А. Арифметикмашин. - М,; Наука, 1969,Китов А.И., Криницкий Итронные цифровые машины и программирование. - М., 1961, с. 90-93.,(54) УСТРОЙСТВО ДЛЯ ОКРУГЛЕНИЯ СУММЬИ РАЗНОСТИ ДВОИЧНОКОДИРОВАННЫХ ЧИС ПЛАВАЮЩЕЙ ЗАПЯТОЙ(57) Изобретение относится к цифровой вычислительной технике и можетбыть использовано в ЦВМ првысокоточных арифметическисложения и вычитания двоичнокодированных чисел с плавающей запятопредставленных в обратном коде.изобретения - повышение точности числений. Указанная цель достигаетсяблагодаря коррекции как денормализо -ванного слагаемого, так и нормализованного результата. Коррекция в каждом из этих случаев осуществляетсяпосредством засылки в младший разрядкорректируемого кода цифры "или0", являющейся значащей для данногокода. Засылка значащей циФры в младший разряд денормализованного слагаемого производится в случае отбросахотя бы одной значащей цифры в процессе денормализации, а засылка значащей .цифры в младший разряд результата - в случае отброса значащейцифры при нормализации вправо, Устройство содержит регистр результата2, два триггера 3, 4 знаков, входыуправления денормализацией 5 и нормализацией вправо 6, младшие разряды7, 8 регистров 1 и 2, два элементаИСКЛОЧАЮЩЕЕ ИЛИ 9, 1 О, четыре элемента И 11 - 4. 1 ил.395492 40 45 50 55 113Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВ 1 при создании высокоточных арифметических устройств сложения и вычитания двоичных чисел с. плавающей запятой., представленных в обратном коде.Цель изобретения - повышения точности вычислений.На чертеже представлена функцио - нальная схема устройства.Устройство содержит регистр 1 операнда, регистр 2 результата, триггеры 3 и 4 знаков денормализуемого числа и результата соответственно, входы 5 и 6 управления денормапизацией и нормализацией вправо, младшие разряды 7 и 8 регистров 1 и 2, два элемента ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 9 и 10 и четыре элемента И 11-14.Устройство работает следующим образом.Округление суммы или разности двух чисел с плавающей запятой, представленных в обратном двоичном коде, состоит в том, что производится коррекция как денормализованного слагаемого, так и нормализованного результата. Коррекция денормализованного числа осуществляется посредством засылки в его младший разряд значащей цифры при условии, что в процессе денормализации за разрядную сетку регистра выходит хотя бы одна значащая цифра. Коррекция нормализованного числа осуществляется посредством засылки в его младший разряд значащей цифры в том случае, если имела место нормализация результата вправо и за разряднуюсетку регистра вышла значащая цифра, При этом значащей цифрой для положительного числа в обратном коде является "1", а для отрицательного -О".Перед началом работы устройства в триггер 3 и регистр 1 занесены соот. - ветственно знак и мантисса слагаемого с меньшим порядком, а в случае равенства порядков чисел - знак и мантисса одного из слагаемых,Если порядки чисел различны, то происходит денормализация кода, находящегося в регистре 1, На вход управления сдвигом вправо этого регистра по входу 5 подается сигнал "1", в результате чего код в регистре 1 сдвигается на один разряд вправо.При этом выдвинутый за пределы ре 5 10 15 20 25 30 35 гистра младший разряд пропадает. Досдвига кода вправо сигнал с выходамладшего разряда. 7 регистра 1 посту -пает на вход элемента ИСКЛЮЧА 10 ЩЕЕИЛИ 9, на другом входе которого действует сигнал с выхода триггера 3знака денормализуемого числа. В результате на выходе элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 9 действует сигнал "1", если в младшем разряде 7 регистра 1 нахо -дится значащая цифра, и Оч в противком случае. Этот сигнал поступает напервые входы элементов И 11 и 12, натретьих входах которых действует сигнал "1", поступающий по входу 5. Взависимости от того, значащая цифраили нет находится в мпадшем разряде 7 регистра 1, элементы И 11 и 12 оказываются открытыми или закрытыми для прохождения сигналов с прямого и инверсного соответственно выходов триггера 3 на соответственно нулевой и единичный вход младшего разряда 7. Причем к моменту прихода указанных сигналов на входы младшего разряда 7 в этом разряде установлена цифра уже сдвинутого на один разряд вправо кода (для обеспечения этого в случае необходимости на линиях, соединяющих выходы элементов И 11 и 12 с входами младшего разряда 7 должны быть поставлены соответствующие элементы задержки). Таким образом, если в младшем разряде 7 еще не сдвинутого кода находится незначащая цифра, то младшая цифра сдвинутого на один разряд вправо кода не изменяется, так как на входах младшего разряда 7 действуют сигналы "О, О. В случае, если за разрядную сетку регистра 1 выдвигается значащая цифра, то на выходах элементов И 11 и 12 в зависимости от того, положительный или отрицательный зрак имеет денормализуемое число, действуют комбинации сигналов вающие в младшем разряде 7 сдвинутого на один рязряд вправо кода знача - щую цифру: "1" в первом случае и "О" - во втором. Таким образом, после первого выхода за разрядную сетку регистра 1 значащей цифры в младшем разряде 7 этого регистра при всех последующих сдвигах кода вплоть до момента окончания денормализации будет находиться значащая цифра. Этим обеспечивается указанная выше коррекция денормализованного числа,35 3 1339Далее происходит нормализация результата сложения или вычитания. Мантисса и знак результата находятся соответственно в регистре 2 и тригге 5ре 4,Если результат требуется нормализовать вправо, то на вход управлениясдвигом вправо регистра 2 по входу6 поступает сигнал "1", в результатечего происходит сдвиг кода, находящегося в регистре 2, на один разрядвправо. При этом выдвинутый за пределы регистра младший разряд пропадает.До сдвига кода сигнал с выхода младшего разряда 8 регистра 2 поступаетна вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1 О,на другом входе которого действуетсигнал с выхода триггера 4 знака результата. В результата на выходе эле Омента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 действуетсигнал "1", если в младшем разряде8 регистра 2 находится значащая цифра, и 0 в противном случае. Этотсигнал поступает на первые входы элементов И 13 и 14, на третьих входахкоторых действует сигнал 1 , поступающий по входу 6. В зависимости оттого, значащая или незначащая цифранаходится в младшем разряде 8 регистра 2, элементы И 13 и 14 оказываются открытыми или закрытыми дляпрохождения сигналов с прямого и инверсного соответственно выходов триггера 4 на соответственно нулевой .иединичный входы младшего разряда 8.Причем к моменту прихода указанныхсигналов на входы младшего разряда8 в этом разряде установлена цифрауже сдвинутого на один разряд впра Ово кода (для обеспечения этого вслучае необходимости на линиях, соединяющих выходы элементов И 13 и.14с входами младшего разряда 8, должныбыть поставлены соответствующие элементы задержки). Таким образом, еслив младшем разряде 8 еще несдвинутогокода находится незначащая цифра, томладшая цифра сдвинутого на одинразряд вправо кода не изменяется, 5 Отак как на входах младшего разряда 8действуют сигналы 0", "0, В случае,если за разрядную сетку регистра 2выдвигается значащая цифра, то навыходах элементов И 13 и 14 в зависимости от того, положительный или отрицательный знак имеет результат,действуют комбинации сигналов "0","1", либо "1", "0", устанавливающие 5494в младшем разряде 8 нормализованноговправо результата значащую цифру:"1" в первом случае и "0" - во вто-,ром. Таким образом, после нормализации результата вправо в регистре 2находится откорректированный указанным выше способом двоичный код мантиссы результата.Коррекция денормализованного слагаемого и результата, осуществляемая устройством, приводит к тому,что погрешность округления можетиметь различные знаки независимо отзнаков слагаемых и выполняемой операции. Действительно, пусть, например, величины слагаемых таковы, чтонормализации вправо результата непроизводится, В этом случае погрешность округления складывается из погрешности денормализации, связаннойс отбрасыванием выдвинутых за разрядную сетку сдвигакнцего регистра битовденормализованного числа, и погрешности, связанной с засылкой значащейцифры в младший разряд денормализованного числа. Так как появление значащей или незначащей цифры в младшемразряде денормализованного числа равновероятно, то засылка в этот разрядзначащей цифры дает в половине случаев погрешность, отличную от нуля, которая по абсолютной величине большепогрешности денормализации и имеет1противоположный ей знак. Таким образом, в половине случаев погрешностьокругления положительна, а в половине случаев - отрицательна.Математическое ожидание ошибкиокругления, возникающей при работепредлагаемого устройства, строго равно нулю,Формула изобретенияУстройство для округления суммы и разности двоичнокодированных чисел с плавающей запятой, содержащее регистр операнда и регистр результата, два триггера знака, причем входы управления сдвигом регистра операнда и регистра результата соединены с входом управления денормализацией и входом управления нормализацией вправо устройства соответственно, о т - л и ч а ю щ е е с я тем, что, с целью повьппения точности вычислений, оно содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и четыре элемента И, причем5 13 З 9549 б Составитель О.БерезиковаТехред Хоцаяпч Корректор Н.Король Редактор Е.Папп Заказ 4222/ЗО Рираж б 72 Подписное БН 11 ИПИ Государственного комитета СССР по делам изобретений и открытий 119035, Москва, Ж, Раущская наб., д. 4/5Производственяо-полиграфическое предприятие, г, Ужгород, ул. Проектная,выход младшего разряда регистра операндй соединен с первым входом первого элемента ИСК 1 ПОЧА 1 ОЩЕЕ ИЛИ, выход которого соединен с первыми входами5 первого и второго элементов И, выходы которых соединены с нулевым и единичным входами младшего разряда регистра операнда, вторые входы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первого элемента И соединены с прямым выходом первого триггера знака, инверсный выход которого соединен с вторым входом второго элемента И, третий вход которого соединен с третьим вхо - 15 дом первого элемента И и входом управления денормализацией устройства,вход управления нормализацией вправикоторого соединен с первыми входамитретьего и четвертого элементов И,выходы которых соединены с нулевыми единичным входами младшего разрядарегистра результата, выход младшегоразряда которого соединен с первымвходом второго элемента ИСКЛ 10 ЧА 10 ЩЕЕИЛИ, выход которого соединен с вторыми входами третьего и четвертогоэлементов И, третьи входы которых соединены с прямым и инверсным выходами второго триггера знака соответственно, прямой выход которого соединен с вторым входом второго элементаИСКЛЮЧАЮЩЕЕ ИЛИ.