Устройство для деления чисел с естественным расположением запятой

5 Союз СоветскихСоциалистически Республик ЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВ Зависимое от авт. свидетельстваЗаявлено 27,111,1969 (ЛЪ 1327541,/18-24) Кл, 42 ттз, 7,/5 соединением заяв МПК 6 061 7/ УДК 681.325,5(088.8) риоритетпубликовано 14.Л 1.1970, Бюллетень23 Комитет по делам зобретений и открыти при Совете Министра СССРта опубликования описания З.Х 1.1970 Авторыизобретения Г. И. Корниенко, А, С, Одинокий, В. Г, Назаренко и А. С, Сапожников нститут кибернетики АН Украинской С витель СТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ С ЕСТЕСТВЕННЫМ РАСПОЛОЖЕНИЕМ ЗАПЯТОЙИзобретение относится к области вычислительной техники и может быть использовано при построении вычислительных машин.Известны устройства для деления чисел с естественным расположением запятой, содер жащие блок операционных регистров, каждыц разряд которых содер)кит дополнительный эле мент памяти для хранения запятой, сумматор, блок сдвигов ц блок управления.Предложенное устройство отличается от цз вестного тем, что содержит блок анализа совпадения запятых и блок сравнения разрядов, первые входы которых соединены с выходами блока операционных регистров, вторые входы соединены с выходами блока уп равления, а выходы - с входамц блока управления.Это позволяет повысить быстродействие устройства.На чертеже представлена блок-схема опцсы ваемого устройства.Опо содержит блок операцио)цп,х регистров 1, блок управления 2, блок сдвигов 3, сумматор 4, блок анализа совпадения запятых 5, блок сравнения разрядов 6, управля ющие шины 7 - 11, шину записи запятой в частном 12, шины сдвигов 13, шину совпадения запятых 14, шину сравнения разрядов 15, кодовые шины операндов 6, шину окончания операции 17, шины запятых 18, шины старших 30 разрядов 19, входные шины 20 сумматоров ц шины 21 суммы.Блок операционных регцстпов 1 слкцт для хранения операндов ц резусьтата. Выходы этого блока соединены с сумматором 4 входными шпнамц 20 сумматора. Входы блока операционных регистров 1 соединены с сумматором 4 посредством шцц 21 и с выходамц блока сдвигов 3 посредством шцн сдвигов 13. Кодовые шины операндов 16 соединены с входами блока операционных регистров 1 ц предназначены для записи операндов. Выходы блока управления 2 связаны с входами блока операционных регцстров 1, сумматора 4, блока сдвигов 3, блока анализа совпадения запятых 5 ц блока сравнения разрядов 6 шинами 7 - 11 управления. Блок анализа совпадения запятых 5 слу)кцт для определения порядка частного. Входы этого блока соединены с выходамц блока операционных регистров 1 шццамц запятых 18. Выход блока анализа совпадения запятых 5 соединен с входом блока управления 2 цшцой совпадения запятых 14. Блок сравнения )азрядов 6 предназначен для определения возможности выитанц. В оды олока сравцс)пя разрядов 6 соединены с выходамц блока операционных регистров 1 шпцамц старших разрядов 19. Выход блока сравнения разрядов 6 соединен с блоком управления 2 шиной сравнения раз 27652050 55 60 рядов 15. Выход блока управления 2 соединен с входом блока операционных регистров 1 шиной записи запятой в частном 12. Выход блока операционных регистров 1 связан с входом блока управления 2 шиной окончания операции 17,Устройство работает следующим образом.Оно реализует способ деления чисел с естественным расположением запятой, сущность которого состоит в следующем: запятая в частном представляется по совпадению запятых в делимом и делителе. Перед началом операции деления операнды приводятся к виду, когда запятые их находятся в одноименных разрядах. Затем производится сдвиг делителя до тех пор, пока старший разряд его не станет больше старшего разряда делимого, после чего сдвигается делимое. При каждом сдвиге его в частном получается очередной верный разряд. Запятая в частном записывается по совпадению запятых в делимом и делителе, которое наступает в результате сдвигов.Блок управления 2 вырабатывает команду разрешения записи операндов, поступающую по шинам 7 в блок операционных регистров 1. Запись производится посредством кодовых шин операндов 1 б, В каждом разряде памяти или оперативных регистров для запятой отводится один бит.Блок управления 2 посредством шин 9 дает команду начала сдвигов делителя; Сигнал сдвигов поступает с выхода блоков сдвигов 3 на вход блока операционных регистров 1 по шине сдвигов 13. Одновременно блок управления 2 вырабатывает сигнал, разрешающий сравнение старших разрядов, который поступает по шине управления 11 на вход блока сравнения разрядов б. Старшие разряды попадают на блок сравнения разрядов б по шинам старших разрядов 19, Когда старший разряд делителя станет больше старшего разряда делимого, блок сравнения разрядов б по шине сравнения разрядов 15 посылает сигнал прекращения сдвигов на вход блока управления 2, Команда прекращения сдвигов делителя поступает из блока управления 2 в блок сдвигов 3 по шине 9.Далее блок управления 2 вырабатывает команду сдвига делимого на один разряд. Сигнал сдвига делимого поступает из блока сдвигов 3 по шинам сдвигов 13 на вход блока операционных регистров 1, В этот момент возбуждена шина 10, по которой поступает сигнал на вход блока анализа совпадения запятых 5, разрешающий работу этого блока. Запятые попадают в блок анализа совпадения запятых 5 по шинам запятых 18. Если запятые делимого и делителя находятся в одноименных разрядах, то блок анализа совпадения запятых 5 посылает сигнал в блок уп 510 15 20 25 30 35 40 45 равления 2 посредством шины совпадения запятых 14. По этому сигналу блок управления 2 вырабатывает команду записи запятой в частном, поступающую на вход блока операционных регистров 1 по шине записи запятой в частном 12. Верные разряды и запятая в частном записываются в младший разряд регистра, а затем сдвигаются вместе с делимым. Если запятая в частном проставлена, то по сигналу блока управления 2 (отсутствие возбуждения шины 10) блок анализа совпадения запятых 5 выключается и не участвует в дальнейшей работе устройства.Если после сдвига делимого на один раз ряд его старший разряд станет больше старшего разряда делителя, что определяется блоком сравнения разрядов б, то по шине сравнения разрядов 15 в блок управления 2 поступает соответствующий сигнал. По этому сигналу блок управления 2 вырабатывает команду разрешения вычитаний делителя из делимого, которая поступает на вход сумматора 4 по шинам 8, Операнды поступают в сумматор 4 по входным шинам 20, а разность поступает в блок операционных регистров 1 по шинам 21, По команде блока управления 2, поступающей по шинам 7 на вход блока операционных регистров 1, происходит образование верного старшего разряда частного. Если после вычитания старший разряд делимого станет меньше старшего разряда делителя, что определяется блоком сравнения разрядов б, то блок управления 2 вырабатывает команду сдвига делимого и частного на один разряд.Если после сдвига делимого старший разряд его меньше старшего разряда делителя, то происходит сдвиг делимого и частного на один разряд, а верным разрядом в этом случае будет нуль.Описанный процесс происходит до тех пор, пока значащая цифра или запятая частного не окажется в старшем разряде регистра. Сигнал об этом поступает в блок управления 2 по шине окончания операции 17. Предмет изобретения Устройство для деления чисел с естественным расположением запятой, содержащее блок операционных регистров, каждый разряд которых содержит дополнительный элемент памяти для хранения запятой, сумматор, блок сдвигов и блок управления, отличающееся тем, что, с целью повышения быстродействия, оно содериит блок анализа совпадения запятых и блок сравнения разрядов, первые входы упомянутых блоков соединены с выходами блока операционных регистров, вторые входы соединены с выходами блока управления, а выходы - со входами блока управления.Составитель И. Долгушеваактор Е. В. Семанова Техред 3. Н, Тараненко Корректор О. С, ЗайцеЗаказ 2902/8 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская иаб., д. 4/5Типография, пр. Сапунова, 2