Устройство для вычисления полиномиальной функции от аналогового аргумента

союз советскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ОПИСАНИЕ ИЗОБРЕТЕН,М. Глушко 7/20,ЕНИЯТ АНАГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРМ 556446, кл, 6 06 Р 15/32, 1977.Авторское свидетельство СССРМ 1262530, кл, 6 06 Р 7/544, 6 061986,(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛПОЛИНОМИАЛЬНОЙ ФУНКЦИИ ОЛОГОВОГО АРГУМЕНТА Изобретение относится к автоматике и вычислительной технике и может быть применено в управляющих системах и гибридных вычислительных устройствах для вычисленйя в следящем режиме полиномиальной функции от аналогового аргумента с представлением результата в цифровой форме.Известно устройство для вычисления полиномиальной функции от аналогового непрерывно-изменяющегося сигнала, содержащее п сумматоров. регистр, элементы И положительного и отрицательного приращений, вычитающей узел, пороговый элемент, нуль-орган и распределитель импульсов,Недостатком этого устройства является низкое быстродействие и ограниченный частотный диапазон обрабатываемых сигналов. 50 173744 1)5 6 06 Е 7/544, 6 06 6 7/20(57) Изобретение относится к вычислительной технике и может быть применено как специализированное устройство в системах обработки информации реального времени, Целью изобретения является упрощение устройства. Устройство содержит вычитатель, цифроаналоговый преобразователь, сумматор-вычитатель аргумента, приоритетный, блок, группу пороговых элементов, нуль-орган, блоки сдвига, сумматоры-вычитатели, функциирегистр, шифратор, блок задания начальных значений. Упрощение устройства обеспечивается путем обработки на каждом шаге слежения за входным сигналом его двоично-кодированных приращений.1 ил,Известен также электронный функциональный генератор с цифровым управлени- в ем, содержащий блок памяти, интерполятор, компаратор и блок управления, (ДНедостатками этого устройства являют- ь,ся сложность блока интерполяции и низкое быстродействие.Известно также устройство для вычисления полиномиальной функции, содержащее п сумматоров, регистр, и групп элементов И-ИЛИ и распределитель им- й пульсоь, которое совместно со следящим аналого-цифровым преобразователем, имеющим в своем составе реверсивный счетчик, цифроаналоговый преобразователь, вычитающий узел, пороговый элемент, нуль- орган и генератор импульсов, позволяет вычислять функцию от аналоговой величины вследящем режиме.10 15 20 30 35 40 45 50 Недостатком этого устройства является низкое быстродействие.Наиболее близким к предлагаемому является устройство для вычисления полиномиальной функции, содержащее вычитающий узел, цифроаналоговый преобразователь, сумматор аргумента, приоритетный блок, блок пороговых элементов нуль-орган, и (где п - степень полиномиальчой функции блоков сдвига), и сумматоров, и сумматоров приращений, шифратор, два коммутатора, приоритетный шифратор, дешифратор, блок памяти коэффициентов, блок сдвига когда функции, сумматор фунхции и блок синхронизации.Недостатком устройства-прототипа является сложность и большие аппаратурные затраты,Для достижения поставленной цели в устройство для вычисления полиномиальной функции от аналогового аргумента. содержащее вычитатель, цифроаналоговый преобразователь, сумматор-вычитатель аргумента, приоритетный блок, группу пороговых элементов, нуль-орган, и блоков сдвига (где и - степень полинома), и сумматоров-вычитателей функции, шифратор и блок синхронизации, выход первой тактовой последовательности которого соединен с входом стробирования нуль-органа, выход второй тактовой последовательности блока синхронизации соединен с входами стробирования приоритетного блока, сумматора-вычитателя аргумента и первого сумматора-вычитателя функции, выходы с третьей по(-и+ 1)-ю тактовых последовательностей блока синхронизации соединены с входами стробирования соответственно с второго по ч-й сумматоров-вычитателей функции, аналоговый вход аргумента устройства соединен с первым входом вычитателя, выход которого соединен с информационным входом нуль-органа и входами пороговых элементов группы, выходы которых соединены с соответствующими информационными входами приоритетного блока, вйход которого соединен с входом шифратора и информационным входом сумматора-вычитателя аргумента, выход которого соединен с выходом кода аргумента устройства и входом цифроаналогового преобразователя, выход котооого соединен с вторым входом вычитателя. выход нуль-органа соединенс входами управления режимом сумматора-вычитателя аргумента и всех сумматоров-вычитателей функции, выход шифратора соединен с входами управления сдвигом всех блоков сдвига, выходы с первого по п-й блоков сдвига соединены с информационными входами соответствующих сумматоров-вычитателей функции, выходы которых соединены с информационными входами соответственно со второго по п.й блоков сдвига и выходом кода функции устройства, дополнительно введены блок задания начальных значений и регистр, выход которого соединен с информационным входом первого блока сдвига, причем блок задания начальных значений содержит генератор импульсов, счетчик, группу элементов, счетчик, группу элементов И, регистр степени, первый и второй блоки памяти, блок умножения и коммутатор, причем вход запуска устройства соединен с первыми входами элементов И группы и входом запуска генератора импульсов, выход которого соединен со входами последовательного считывания первого и второго блоков памяти, управляющим входом коммутатора и счетным входом счетчика, информационный вход которого соединен с выходами элементов И. группы, вторые входы которых соединены с выходами соответствующих разрядов регистра степени, выходы первого и второго блоков памяти соединены с соответствующими входами блока умножения, выход которого соединен с информационным входом коммутатора, выход которого соединен с входами начальной установки всех сумматоров-вычитателей функции и регистра, выход счетчика соединен с входом останова генератора импульсов и входом запуска блока синхронизации.На чертеже приведена схема предлагаемого устройства.Устройство для вычисления полиномиальной функции от аналогового аргумента содержит вычитатель 1, цифроаналоговый преобразователь 2, сумматор-вычитатель аргумента 3, приоритетный блок 4, группу 5 пороговых элементов, нуль орган 6, и блоков сдвига 7 (где п - степень полинома), и сумматоров-вычитателей функции 8, регистр 9, шифратор 10, блок синхронизации 11 и блок задания начальных значений 12,Блок 12 задания начальных значений содержит генератор 13 импульсов, счетчик 14, группу 15 элементов И, регистр 16 степени, первый 17 и второй 18 блоки памяти, блок 19 умножения и коммутатор 20.Выход первой тактовой последовательности блока 11 синхронизации соединен с входом стробирования нуль-органа 6, вьход второй тактовой последовательности блока 11 синхронизации соединен с входами стро. бирования приоритетного блока 4 сумматора-вычитателя3 аргумента и первого сумматора-вычитателя 8 функции, выходы с третьего пр (и + 1)-ю тактовых последовательностей блока 11 "инхронизации соеди510 15 25 нены с входами стробирования соответственно с второго по и. й сумматоров-вычислителей 8 функции, аналоговый вход 22 аргумента устройства, соединен с первым входом вычитателя 1, выход ко 1 орого соединен с информационным входом нуль-органа 6 и входами пороговых элементов 5 группы, выходы которых соединены с соответствующими информационным входами приоритетного блока 4, выходкоторого соединен с входом шифратора 10 и информационным входом сумматора-вычитателя 4 аргумента, выход которого соединен с выходом 23 кода аргумента устройства и входом цифроаналогового преобразователя 2, выход которого соединен с вторым входом вычитателя 1, выход нуль-органа 6 соединен с входами управления режимом сумматоравычитателя 3 аргумента и всех сумматороввычитателей 8 функции, выход шифратора 10 соединен с входами управления сдвигом всех блоков 7 сдвига, выходы с первого по и-й блоков 7 сдвига соединены с информационными входами соответствующих сумматоров-вычитателей 8 функции, выходы которых, соединены с информационными входами соответственно с второго по и-й блоков 7 сдвига и выходом 24 кода функции устройства. Выход регистра 9 соединен с информационным входом первого блока 7 сдвига, Вход 21 запуска устройства соединен с первыми входами элементов И группы 15 и входом запуска генератора 13 импульсов, выход которого соединен с входами последовательного считывания первого 17 и второго 18 блоков памяти, управляющим входом коммутатора 20 и счетным входом счетчика 14, информационный вход которого соединен с выходами элементов И группы 15, вторые входы которых соединены с выходами соответствующих разрядов регистра 16 степени, выходы первого 17 и второго 18 блоков памяти соединены с соответствующими входами блока 19 умножения, выход которого соединен с информационным входом коммутатора 20, выход которого соединен со входами начальной установки всех сумматоров-вычитателей 8 функций и регистра 9, выход счетчика 14 соединен с входом остановка генератора 13 импульсов и входом запуска блока 11 синхронизации.Предлагаемое устройство работает следующим образом;Для вычисления искомой полиномиальной функции у(х) = ао+ а 1 х + агх ++ апхгот входного аналогового сигнала х, который подается на аналоговый вход 22 аргумента устройства, перед. началом работы устройство устанавливается в исходное состояние, для которого обнуляются сумматор-вычитатель аргумента 3, сумматоры-вцчитатепи функции 81, 8 г, ,8 л и регистр 9. Кроме того, в регистр степени 16 блока 12 задания на чальных значений заносится степень и полиномиэльной функции, а во второй блок 8 памяти блока 12 заносятся коэффициенты а полиномиальной функции. Первый блок 17 памяти блока 12 содержит коэффициенты Ь(1п), предназначенные для вычисления кодов начальных значений у(О) полиномиальной функции, задаваемых затем в сумматоры-вычислители функции 8 и регистр 9 и обеспечивающих вычисление искомой полиномиальной функции в режиме слежения за аналоговым значением аргумента х. Коэффициенты Ь имеют следующий вид 10 = 1, 1 л=1; для (1и - 1);1К =, где Сп - сочетание из и элементов поСп, которое определяется по формуле: С и П п - 1. п - +Я При подаче сигнала на вход 2 1 запуска устройства значение степени и полиномиальной функции заносится в обратном коде с выхода регистра степени 16 через группу 15 элементов И, в счетчик 14 и запускается генератор 13 импульсов, сигналы с выхода которого поступают на управляющие входы блоков первого 17 и второго 18 памяти и производят считывание попарно коэффици.ентов Ь и а (Ол), которые поступают на входы блока 19 умножения на выходе которого формируются последовательно коды произведений Ь аь которые являются начальными значениями у(0) для заданной функции у, Эти значения у(О) поступают на вход коммутатора 20, где они под управлением сигналов от генератора импульсов 13 выдаются на соответствующие -е выходы блока 12 задания начальных значений, Начальные значения функции у-(0) (для и1) поступают на входы начальной установки сумматоров-вычитателей функции 8 ь а значение у(0) - на входы регистоа 9 и заносятся в, эти сумматоры-вычитатели функции 8 и регистр 9 либо последовательно по времени, либо по одному стробирующему сигналу начальной установки (в этом случае значения у(О) вначале записываются на выходные регистры коммутатора 20), поступающему на стробирующие входы начальной установки сумматоров-вычитателей функции 8 и регистра 9 (на схеме зти связи не показаны, чтобы не загромождать чертеж, при этом для занесения у;(О) может использоваться сигнал с выхода счетчика5 10 15 20 14. После вычисления всех значений у(О) (Оп) на вход счетчика 14 поступает (и+ +1) импульс. этот счетчик 14 вырабатывает сигнал переполнения, который прекращает рабату генератора импульсов 13 и поступает с выхода счетчика 14 на вход блока 11 синхронизации. На этом этап предварительных вычислений значений функции у(0) заканчивается и начинается работа устройства в реальном времени по вычислению значений полиномиальной функции в режиме слежения за аналоговым сигналом х.Вычитатель 1 определяет разность Ьц между входным сигналом х на аналоговом устройстве 22 и напряжением обратной связи с выхода цифроаналогового преобразователя 2, в которое преобразуется код сумматора-вычитателя 3. Напряжение рассогласования прикладывается к входу нуль- органа б, который определяет его знак, и входам группы 5 пороговых элементов, которые срабатывают при достижении напряжением разности Ь о порогов, на которые настроены пороговые элементы по двоичному закону; 1, 2, 4, , 2, , 2 условные единиц, равных весу младшего разряда 2" (где п 1 - количество элементов в группе 5 и количество разрядов В сумматоре-вычитателе аргумента 3). При подаче сигнала с выхода счетчика 14 блока 12 на вход запуска .блока 11 синхронизации он формирует импульсы тактовой последовательности на своих выходах, По первому импульсу на выходе первой тактовой последовательности блока 11 синхронизации нуль-орган 6 фиксирует знак напряжения рассогласований, а приоритетный блок 4 Выделяет старший иэ сработавших пороговых элементов группы 5, В следующий момент времени тактовый импульс проходит с выхода второйтактовой последовательности блока 11 синхронизации на стробирующий вход сумматора-вычитателя 3 аргумента и сумматоравычитателя 81 функции, этот же тактовый импульс проходит также на стробирующие ВХОДЫ СУММатОРОВ ВЫЧИтатЕЛай 82, 8 З, , 8 п, настраивая эти сумматоры-Вцчитатели на выполнение операции сложения или вычитания, В зависимости от знака напряжения рассогласования Ь О. Коды с Выхода приоритетного блока 4 представляют собой приращение входного сигнала Ьх - 2 , округленные до значения кратного степени двойки, эти коды добавляются (В соответствии со знаком на выходе нуль-органа б, сумматор-вычитатель 3 аргумента настраивается на сложение или вычитание по входу управления режимов, В сумматоре-вцчитателе 3 аргумента Формируется цифровой 25 30 35 40 45 50 55 КОД Хе+1 = Хе + Ь Х ВХОДНОГО ВНалоГОВОГО сигнала х В режиме слежения эа этим сигналом, Шифратор 10 осуществляет шифрацию позиционного двоичного кода приращения В код номера разряда (М), в котором находится единица, Этот код поступает на входы блоков 71, 72, , 7 п сдвига. В этом же такте осуществляется добавление к содержимому сумматоров-вцчитателей 8 функции (для= 2, 3, , п) кодов из предыдущих сумматоров-вычитателей функции 8 ь 1, умноженных на приращение Ь х, Вначале, в сумматорах-вычислителях 81, 82, ., 88 п содержатся соответственно коды значе- ний апап2 Уп.1 = Уп= (, )ап12 -1 ап и (и - 1)(п -+ 1) Сп -уо = ао, а в регистре 9 - код значения уп = ап,при этом начальные значения у(0) для (Ои) обозначены как уь Начальное значениеКОда арГуМЕНта Хе = ХО = 0 СОдЕржнтСя Всумматоре-вычитателе 3 аргумента, В первом сумматоре-вычитателе 81 функции, в котором в дальнейшем формируетсяцИФрОВОй КОд уГ 1+ уп Х ВХОДНОГО СИГНаЛа Х,к концу этого такта получается значение кода Уп+ Уп.хе + Уп Ь х = Уп+ Уп Хе+1, Вовтором сумматоре-вычитателе 82 функции, вкотором в дальнейшем формируется цифроВой код Уп+ 2 упх + Уп х 2, к концу этОГОтаКта ПОЛрцаЕтСя ЗНаЧЕНИЕ Када (уп+ 2 уп Хе+ Уп Хе ) + Уп 1 ЬХ + УпХе Ь Х, СООтВЕтСтвенно в -м сумматоре-вычитателе функции 81, в котором в дальнейшемФОМИруЕТСя цИфрОВОй КОд у - СРуп+) ( - Окоэффициенты, определяемые из так называемого треугольника Паскаля) к концу этого такта получится код- 1 2+ упхе ) Ьх,При этом умножение кодов у на приращение Ь х - 2производится путем сдвигана блоках сдвига 7 кода у на 1 разрядоввправо. К концу этого. такта во втором сумматоре-вычитателе функции 82 формируетсякодпутем добавления из сумматора-вычитателя что при 1 и - 10 МГц, и - 10 составляетФУНКЦИИ 81 КОДа (Уп+ УоХе+ Уо Х), УМНОжЕН О 0,5ного на приращение х на блоке сдвига 72. Емакс --файф 50 кГц,11 8,28Аналогично в 1-ом сумматоре-вычитателе 81 что позволяет использовать устройство в сик содержащемуся в нем коду1 стемах реа н гстемах реального времени.+ Уо+2(1-1) Хе++ УпХ Дхдобавляется из предыдущего сумматора- Ф о р м у л аормула изооретениявычитателя 81-1 функции код"1"Устройство для вычисления полиноми(Уп+1+ Уп.1+2(1-11 хе ++ чихе у+у у. О) у10альной функции от аналогового аргумента.+ (Уп+2 + Уп+3 Хе +уоХГ содержащее вычитатель, цифроаналоговыйумноженныйспомощьюблока 71 сдвигана преобразова лпрео разователь, сумматор-вычитательприращение Д х, то есть формируется код аргумента; приоритетный блок, группу по 2роговых элементов, нуль-орган, и блоков5 сдвига (где и - степень поллнома), и сум( (-г) 1"1) Д(Уп.1+2+ Уо+3(1-2)хе+ ", + пХе ДХ,блок синхронизации; выход первой тактовой последовательности которого соединенВ следующем такте под управлением с входом стробирования нуль-органа, выимпульса с выхода третьей тактовой после ход в-орой тактовой после одовательности блока 11 синхронизации к блока синхройизации слока синхройизации соединен с входами- содеРжимомУ сУмматоРов-вычитателей 81 стробирования приористро ирования приоритетного блока, сумфункции добавляются коды из предыдущихсумматоров-вычитателей 81-1 функции, ум- сумматора-вычитателя функций, выходы стретьей по (и+ )-ю тактовых последовательноженные на приращение Дх с помощью 25 третьейпо(п+1)-ютак облоков сдвига 71, ностей блока синхронизации соединены с1 аким образом, в третьем сумматоре- входами стробирования соответственно свычитателе 8 з функции ( = 3) формируетсякод+3 х + х 2 + 3функции, аналоговый вход аргумента устУп+ Зуп.2 Хе+1+ ЗупХ е+1+ Упк Е+13 рсйСтВа СОЕДИНЕН С ПЕРВЫМ ВХОДОМ ВЫЧИтаЕсли в устройстве содержится три сум- теля выход которо оматора-вычитателя 8 функции и реализуется информационным вхоин ормационным входом нуль-органа иполиномиальная функция третьей степе- входами пороговых элементов группы выхони, то на данном такте в сумматоре-вычитате- ды которых соединены с соответствующимиле 83 функции получается искомая функция 35 информационными входами и иу(х) = ао+ а 1 х+ а 2 х + азх, так как уп= аО, блока, выход которого соединен с входомУо-г = - , Уо= - , Уо = аЗ.а 1 а 2 шифратора и информационным входом сум 3 3 матора-вычитателя аргумента, выход котоНа следующих шагах устройство рабо- рого соединен с выходом кода аргументатает аналогично, так что в сумматоре-вычи устройства и входом цифроаналоговоготателе 8 п фУнкции - текУщий код полинома пРеобРазователЯ, выход котоРого соедиу(х) в следящем режиме за аналоговым сиг- нен с вторым входом вычитателя, выходналом х, поступающим на аналоговый вход нуль-органа соединен с входами управле 22 устройства, При этом приращения Дх на ния режимом сумматора-вычитателя аргдо шаге могут существенно превосхо- мента и всех сумматоров-вычитателей- 45дить значения младшего разряда 2и уве- функции, выход шифратора соединен с вхоличиваться вплоть до старшего разряда дами управления сдвигом всех блоков сдви 21, такие приращения обрабать 1 ваются в га, выход с первого по и-й блоков сдвигапредлагаемом устройстве также за (и + 1) соединены с информационными входамитак гов,50соответствующих сумматоров-вычитателейМаксимальная частота сигналов, обра- функции, выходы которых соединены с инбатываемых в следящем режиме устройст- формационными входами соответственновом, затрачивающим на каждом шаге(п+1) со второго по и-й блоков сдвига и выходомтакта, определяется выражением вида: кода функции устройства, о т л и ч а ю щ е е - Г)55с я тем, что, с целью упрощения устройства,макс ,Гц),(и+1) 2 лоно содержит блок задания начальных знагде 1 тн - частота следования тактовых им- чений и регистр, выход которого соединен спульсов; информационным входом первого блока2 - вес старшего значащего разряда,сдвига, причем блокэадания начальныхэна1737444 чений солержит генератор импульсов, счетчик, группу элементов И. регистр степени, первый и второй блоки памяти, блок умножения и коммутатор, причем вход запуска устройства соединен с первыми входами элементов И группы и входом запуска генератора импульсов, выход которого соединен с входами последовательного считывания первого и второго блоков памяти, управляющим входом коммутатора и счетным входом счетчика, информационный вход которого соединен с выходами элементов И группы,Составитель Л, КозловРедактор Л. Пчолинская Техред М,Моргентал Корректо ерн Подписноепо изобретениям и открытиям при ГКНТ С-ЗБ, Раушская наб 45 водственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1 аказ 1892 Тираж ВНИИПИ Государственного комите 11 ЭОЭб, Москвавторые входы которых соединены с выходами соответствукнцих разрядов регистра сте-.пени, выходы первого и второго блоков памяти соединены с соответствующими 5 входами блока умножения, выход которого соединен с информационным входом коммутатора, выход которого соединен. с входами начальной установки всех сумматоров-вычитателей функции и регистра, выход 10 счетчика соединен с входом остэнова генератора .импульсов и входом запуска блока синхронизации,