Устройство для вычисления гиперболических функций у = и у = с

(51) С 06 Р 7/548 ОПИСАНИЕ ИЗОБРЕТЕНИЯн двтддснадю свщдтддьстви содержит и блоков вычисления итерации и блок синхронизации. Каждый блок вычисления итерации содержит входные регистры и сумматоры-вычита-. тели, Блок синхронизации содержит триггер, генератор импульсов, элемент И, счетчик и элемент ИЛИ-НЕ.Недостатком этого устройства является низкое быстродействие из-за последовательного принципа его работы.Наиболее близким к предлагаемому является матричный вычислитель гиперболических Функций, содержащий сумматоры-матрицы, вычитатель, для ГОСУДАРСТВЕННЫЙ КОМИТЕТпц аодне и анниамПРИ ГКНТ СССР(71) Институт проблем моделирования в энергетике АН УССР(54),УСТРОЙСТВО РЛЯ ВИЧИСЛЕНИЯ ГИПЕР"БОЛИЧЕСКИХ ФУНКЦИЙ У = ЯНХ. И Е = СНХ (57) Изобретение относится к вычислительной технике, в частности к устройствам для выполнения математи"ческих операций в двоичном представлении, и может быть применено в качестве спецпроцессора в комплексе с вычислительной машиной для оперативИзобретение относится к циФровым вычислительным машинам, в частности к устройствам для выполнения математических операций в двоичном представлении, и может быть использовано в любой отрасли народного хозяйства, где необходима реализация вычислительного процесса в реальном масштабе времени, например для исследования быстроизменяющихся процессов, протекающих в сложных динамических . объектах.Известно устройство для вычисления гиперболических Функций. Устройство характеризуется тем, что оно 2ного вычисления гиперболических Функций увЬх и гсЬх. Цель иэоб" режения - повышение точности вычислений Функций. Работу устройства можно описать, исходя из того, что для . Функций усЬх, . г = сЬх справедливы следующие соотношения у(д)д( (фд.1:оное устройство позволяет вычислить Функции у = вЬх, г = сЬх для двоичного разрядного аргумента за один такт работы схемы с требуемой точностью. Применение его возможно при решении самого широкого круга задач, связанных с моделированием, решением задач в реальном масштабе времени,. требую" щих высокую точность и быстродействие. 3 .ил.3 17Формирователей начальных значений,сумматор.Недостатком известного устройства является низкая точность вычислений, обусловленная реализацией внем приближенного способа представления аргумента.Цель изобретения - повышение точности вычисления Функций,В устройство, содержащее два комбинационных сумматора, дополнительно введены икоммутатор, 2 п группы блоков частичной суммы, первые управляющие входы коммутаторовявляются входом первого разряда кодовой комбинации, вторые управляющиевходы 1,2(п) -го коммутаторовявляются входами соответственно1,2(п) -го разряда кодовойкомбинации, на инФормационные входы1,2(и) -го коммутаторов поданы двоичные константы, соответствен п,но равные 1/2, 2/3 , выходипервого коммутатора соединен с входами разрядной дискреты блоков частичной суммы первой Группы, содержащейиз (и)-х элементов, входы частичной суммы 1,2 (и) -го блоков частичной суммы первой группы являютсясоответственно входами 3,1 п-го -;разряда кодовой комбинации, на информационные входы 1-х блоков частичнойсуммы 1 и (1 + и - 2)-й группы пода-.Кны константы, равные ,где1 с+1+ 1п - число разрядов входного аргумента; изменяется от 1 до п, Е - от1 до п-1, управляющие входы 1 с-хблоков частичной суммы 1 и (1 + и -2)-й групп являются входами 1-горазряда кодовой комбинации, выходы2,3(п)-го коммутаторов соединены соответственно с входами частичной суммы 1,2(п)-го блоковчастичной суммы (п)-й группы, входы разрядной.дискреты данных блоковявляются входом второго разряда кодовой комбинации, выход первого блока частичной суммы Б-й группы, Яизменяется от 1 до п-З, подан навход (Б+3)-й разрядной дискреты пер"вого комбинационного сумматора сосдвигом на Б+2 разряда вправо и одновременно соединен с входами раз" "рядной дискреты блоков частичной суммы (Я + п - 1)-й группы, выход 3-гоблока частичной суммы Б-й группы соединен с входом частичной суммь 1(1-1)-го блока частичной суммы (Я+ +1)-й группы, изменяется от 2 до п-Б, выход первого блока частичной суммы и-й группы подан на вход (и+1)-й разрядной дискреты первого сумматора со сдвигом на и разрядов, выход первого блока частичной суммы (Б + и - 2)-й группы подан на вход (Я + 3)-й разрядной дискреты второго сумматора со сдвигом на Я+2 разряда вправо и одновременно соединен с входами разрядной дискреты блоков частичной суммы (Я+1)-й группы, вы- ход 1-го блока частичной суммы (Я + + и - 2)-й группы соединен с входом частичной суммы (1-1)-го блока частичной суммы (Б + п - 1)-й группы, выход первого блока частичной суммы (2 п)-й группы подан на вход (и+1)-й разрядной дискреты второго сумматора со сдвигом на п разрядов вправо, на входы первой разрядной дискреты первого и второй разрядной дискреты второго комбинационных сумматоров подан код нуля, входы второй, третьей разрядных дискрет первого комбинационного сумматора являются входами соответственно 1,2-го разрядов кодовой комбинации со сдвигом соответственно на 1,2 разряда, на вход первой разрядной дискреты второго комбинационного сумматора подан код единицы, блок частичной суммы содержит коммутатор с одним управляющим входом, умно- житель, сумматор, управляющий вход коммутатора с одним управляющим входом является управляющим входом блока частичной суммы, инФормационный вход соединен с входом разрядной дискреты блока частичной суммы, выход коммутатора с одним управляющим входом соединен с первым входом умножителя, второй вход которого является инФормационным входом блока частичной суммы, ф выход умножителя соединен с первым входом сумматора, второй вход которогоявляется входом частичной, суммы блока частичной суммы, вход сумматора явля;.- ется выходом блока частичной суммы.На Фиг.1 показана блок-схема устройства для вычисленця гиперболических. Функций у = зих, я = сих 1 на Фиг,2 " блок-схема блока частичной суммы; на фиг,3 - схема коммутатора.Устройство (Фиг,1) содержит комму. таторы 1(1), 1(2)1(1) (1=п 1) блоки 2(1.1), 2(1;2)2(ш.1) вычисления частичной суммы (щ 2 п), комбинационные сумматоры.3(1)., 3(2).7 171, 0100. На информационный вход первого блока частичной суммы третьейгруппы подана константа 0.0101, навход частичной суммы поступает кодс выхода второго коммутатора, навход разрядной дискреты поступаетвторой разряд выходной кодовой комбинации, равный 1, на управляющий.вход - первый разряд входной кодовой,комбинации, равный 1. На выходеданного блока частичной суммы вырабатывается результат, равный 0.1111.На информационный вход второго блока частичной суммы третьей группыподана константа 0.1000. На вход частичной суммы поступает результат стретьего коммутатора, на управляющийвход и вход разрядной дискреты - второй разряд входной кодовой,комбинации. На выходе блока образуетсярезультат, равный 0.1000,С выхода первого блока частичнойсуммы первой группы результат. поступает на вход четвертой разрядной дискреты первого комбинационного сумматора со сдвигом на три разряда0.0000081 и одновременно поступаетна вход разрядной дискреты первогоблока частичной суммы четвертой груп"пц. На информационный вход последнего подана константа 0.0100.,На управляющий вход поступает первый разрядвходной кодовой комбинации, на входчастичной суммы - результат с выхода второго блока частичной суммытретьей группы, соответственно, навыходе первого блока частичной суммычетвертой группы образуется результат, равный 0,10000, поступающийдалее со сдвигом на четыре разрядана вход пятой разрядной дискреты вто"1 оого комбинационного сумматора.,Результат с выхода первого блокачастичной суммы поступает со сдвигомна три разряда 00001111 на вход четвертой разрядной дискреты второгокомбинационного сумматора и одновре"енно на вход разрядной дискреты первого блока частичной суммы второйгруппы. На входы последнего такжепоступает: на управляющий - первыйразряд входной комбинации, равный 1,0,на инФормационный - константа 0.0100,частичной суммы - результат с выхода второго блока частичной суммы первой группы. На выходе первого блокачастичной суммы второй группы образуется результат 1,0111, поступающий ем 8на вход пятой разрядной дискреты первого комбинационного сумматора сосдвигом на четыре разряда 0,00010111,5На входы разрядных дискрет перво.го комбинационного сумматора такжепоступаютпервой - код нуля, второйпервый разряд входной кодовой комбинации со сдвигом на один разряд 0,1, 10 третьей - второй разряд входной кодовой комбинации со сдвигом на дваразряда 0,01. На выходе первого комбинационного сумматора формируетсяокончательный результат у=0,1.1011000,15На входы разрядных дискрет второго комбинационного сумматора, кромеуказанных, также поступают: первойразрядной дискреты - код единицы1,0000, второй .- код нуля. На еговыходе Формируется окончательныйрезультат з = 1.01000111. Формула изобретения25Устройство для вычисления гиперболических Функций у = зЬх и г сйх,содержащее первый и второй комбинационные сумматоры, о т л и ч а ю щ е ес я тем, что, с целью повышения З 0 точности, в него введены (и)коммутатор (где и - разрядность аргумента)и 2 пгруппы блоков вычисления частичных сумм, причем каждый блок вы-.числения частичных сумм содержит р 5 входной коммутатор, умножитель и выходной сумматор, вход первого слагае".мого которого соединен с выходом умно-,жителя, вход первого сомножителя ко- .торого соединен с выходом входного 40 коммутатора, первые управляющие входыкоммутаторов соединены с входом пер"вого разряда аргумента устройства,вторые управляющие входы с первогопо и-й коммутаторов соединены с вхо- .ф 5 дами соответственно с первого поЬ)-й разрядов аргумента устройства, информационные входы первого по(и)-й коммутаторов соединены свходами констант соответственно 1/2 3 р 2/3(п)/и устройства, выходпервого коммутатора соединен с информационными входами входных коммута/торов блоков вычисления частичныхсумм первой группы, входы второго 5 слагаемого выходных сумматоров которых соединены соответственно:с;,входами с третьего по и-й разрядоваргумента устройства, входы второго+и)-х групп соединены с входамиконстант устройства (1 = 1,2,1 с+1+1,и; К = 1,2 п-1), управляющие входы входных коммутаторов 1-хблоков вычисления частичныхсумм 1-йи (1 п)-.й групп соединены с входами К-х разрядов аргумента устройстОва, выходы с второго по (и)-й коммутаторов соединены с входами второго слагаемого выходного сумматора соответственно. с первого по (и)-йблоков вычисления частичных сумм(и)-й группы, информационные входывходных коммутаторов которых соединены с входом второго разряда аргумента устройства, выход выходного сумматора Б-го блока вычисления частичныхсумм соединен с входом (Б+3)-ГО слагаемого первого комбинационного сумматора со сдвигом на Б+2 разряда вправо (Б = 1,2 п-З) и соединен с инФормационными входами входных коммутаторов блоков вычисления частичныхсумм (Я+п)-группы, выход выходногосумматора 3-Го блока вычисления частичных сумм Б-й группы соединен свходом второго слагаемого выходногосумматора (1-1)-го блока вычисления30частичных сумм (Б+1)-й группы, (2,3п-Б), Выход Выходногосумматора первого боока вычислениячастичных сумм (и)-й группы соеди нен с входом (и+1)-го слагаемого пер вого комбинационного сумматора сосдвигом на и разрядов вправо, выход1 5 10выходного сумматора первого блокавычисления частичных сумм (Я+п)-йгруппы соединен с входом (Я+3)-гослагаемого второго комбинационногосумматора со сдвигом на Б+2 разрядавправо и информационными входами входных коммутаторов блоков вычислениячастичных сумм (Б+1)-й группы, выходвыходного. сумматора 1 го блока вычисления частичных сумм (Б+п)-й группы соединен с входом второго слагаемого выходного сумматора Ц)-гоблока вычисления частичных сумм (Б++и)-й группы, выход выходного сумматора первого блока вычисления частичных сумм (2 п)-й группы соединенс входом (и)-го слагаемого второгокомбинационного сумматора со сдвигомна п разрядов вправо, входы первогослагаемого первого комбинационногосумматора и второго слагаемого второго комбинационного сумматора соединены с входом логического нуля устройства, входы второго и третьего слагаемых первого комбинационного сумматора соединены с входами соответственно первого и второго разрядов аргу -мента устройства со сдвигом соответственно на один и два разряда вправо,вход первого слагаемого второго комбинационного сумматора соединен свходом логической единицы устройства,выходь 1 первого и второго комбинационных сумматоров соединены с выходамисоответственно гиперболического синуса и Гиперболического косинуса устройства.11735845 Вюо монс Ьыхо фиг ь и Ьхо цораЬле ноя ЬФ 09. цпаЬл НИЯфиг; улла е енко ектор Л. Пи аееввееевав Корвеееаеееееае ее еавеевеаев 16 Тираж осударственного коватета ао иэо 113035, Москва, %-35, Р СССРВаВвв вроиэводственновский комбинат патентф, г. Ужгор. Гагарина, 1 Редактор евваева Заказ 1 ВНИИПИ ЬХОО ЧИСщвьход Разорябаевы праЬляю В 00 иб АХ ц р Составитель А. ДаТехред Л.Олийнык Подписноетениям и открюкямскан наб., д. 4/5