Устройство для вычисления симметрических булевых функций

)5 6 06 Р 7/ ОПИСАНИЕ ИЗОБРЕТЕ ОМУ СВИДЕТЕЛЬСТ К АВТ 37Супр.А, Егоров льство 7/00, 0 льство 7/00, 3 9.01,89.СССР0,01.89,ЫЧИС ГХ ФУ вычи икеип сех с етыр овыш ЛЕНИЯ НКЦИЙ слитель- редназ- имметх пере- ение быО Оь ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ В СИММЕТРИЧЕСКИХ БУЛЕВ (57) Изобретение относится ной технике и микроэлектрон начено для реализации рических булевых функций менных. Цель изобретения -стродействия устройства. Устройство для вычисления симметрических булевых функций содержит четыре элемента ИЛИ 1-4, мажоритарный элемент 5 с порогом два, мажоритарный элемент 6 с порогом три, три элемента И 7 - 9, элемент 10 запрета, четыре информационных входа 11-14, пять настроечных входов 15-19 и выход 20. На информационные входы 11 - 14 поступают двоичные переменные х 1, х 2, хз, х 4; на настроечные входы 15 - 19 - сигналы настройки 01, 02, Оз, 04, ОБ, значения которых принадлежат множеству(0,1), на выходе 20 устройства реализуется симметрическая булевая функция Р = Р(х 1, х 2, хз, х 4), определяемая вектором настройки 0 = (01, 02, Оз, 04, ОБ). 1 табл 1 ил.1767496 15 20 25 30 35 40 Сигналы настройки Р/20 0 О 0 0 0 0 0 0 0 ,0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 01 00 1 0 0 1 1 0 1 1 1 0О 1 0 00 1 1 0 1 1001 0111 0111 0110 0110 0001 0001 0000 00001111 1111 1110 1110 0111 11 О О 11 111 0110 1000 0110 100 0001 0110000 0111 0000 0000 0000 0001 1111 1110 1111 1111 1110 1000 1110 001 1001 100 1001 1000 1000 1000 1000 1111 1 1111 Изобретение относится к вычислительной технике и микроэлектронике и предназначено для реализации всех симметрических булевых функций четырех переменных. 5Цель изобретения - повышение быстродействия устройства для вычисления симметрических булевых фуйкций,Йа чертеже представлена схема устройства для в числения симметрических булевых функций,Устройство содержит четыре элементаИЛИ 14, мажоритарный элемент 5 с по рогом два, мажоритарный элемент 6 с порогом три, три элемента И 7-9, элемент 10 запрета, четыре инф:рмационных входа 11-14, пять настроечных входов 15-19, выход 20,Устройство для вычисления симметрических булевых функцийработает следующим образом,На информационные входы 1114 поступают двоичные переменные хх 4 соответственно, на настроечные входы 1519 -сигналы настройки О 1 ОБ соответственно,значения которых принадлежат множеству (0,1). На выходе 20 реализуется некоторая симметрическая булева функция четырех переменных Р =, Р(х 1, хг, хз, х 4), определяемая вектором О = (О 1, О 2, Оз, 04, 05).Значения сигналов настройки О05 и соответствующие им реализуемые устройством симметрические булевы функции приведены в таблице настроек,формула изобретения Устройство для вычисления симметрических булевых функций, содержащее мажоритарный элемент с порогом два, три элемента И и четыре элемента ИЛИ, причем 1-й ( = 1, 2, 3, 4) информационный вход устройства соединен с -м входом мажоритарЦ/15 Ц /6 0/17 Ц 4,/18 0 /19 ного элемента с порогом два и с 1-м входом первого элемента И, первый настроечный вход устройства соединен с первым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с инверсным выходом второго элемента ИЛИ, первый вход которого соединен с вторым настроечным входом устройства, третий настроечный вход которого соединен с первым входом третьего элемента И, выход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход которого соединен с инверсным выходом третьего элемента ИЛ И, первый вход которого соединен с четвертым настроечным входом устройства, отличающееся тем,что,с целью повышения быстродействия, оно содержит мажоритарный элемент с порогом три и элемент запрета, управляющий вход которого соединен с вторым входом третьего элемента И и выходом мажоритарного элемента с порогом три, 1-й вход которого соединен с 1-м входом четвертого элемента ИЛИ и 1-м информационным входом устройства, пятый настроечный вход котсрого соединен с первым информационным входом элемента запрета, выход которого соединен с пятым входом первого элемента ИЛИ, инверсный выход которого является выходом устройства, инверсный выход четвертого элемента ИЛИ соединен с вторым входом второго элемента И и с вторым входом второго элемента ИЛИ, третий вход которого соединен с выходом мажоритарного элемента с порогом два и с вторым информаци-. онным входом элемента запрета, инверсный выход первого элемента И соединен с вторым входом третьего элемента ИЛИ и с третьим входом третьего элемента И,Таблица истинности (двоичныйвектор) реализуемой функции1767496 Продолжение таблицы т ю ит в в ю е т т е ие Е в ю Е Е ЕтТаблица истинности (двоичныйвектор) реализуемой Функции Сигналы настройки 0 /15 0 /16 0/17 Ц/18 /19 Р/20 35 40 45 50 Составитель В.СорокинРедактор Л,Волкова Техред М,Моргентал Корректор Л Филь Заказ 3549 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101фу / 0 0 О 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 О 0 1 1 1 1 0 0 0 0- 1 1 1 1ев 0 0 0 1 1 0 10 0 0 1 1 0 1О 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 , 0 1 1 1110 1001 1110 1001 1110 1000 1110 1000 0001 0111 0001 0111 0001 0110 000 0110 0000 ООО 0000 0001 0000 0000 0000 0000 0111 1111 0111 1111 0111 1110 0111 1110 0110 1001 0110 1001 0110 1000 0110 1000 1001 0110 1001 0111 1000 0000 1000 000 0111 1110 0111 111 0110 1000 0110 1001 0001 0110 0001 0111 0000 0000 0000 0001 1111 1110 1111 1111 1110 1000 1110 1001 100 0110 1001 0111 1000 0000 1000 0001