Устройство для умножения матриц

), Ю, С. Каневский,раменко и Юн Сен ческийРао С. Сля реалТИИЭР нститут, Кайлат Тзации итеТ. 75, сен ельство СССР/347, 1992.УМНОЖЕНИЯ МАТравлей. фиг еи 1 3 уп- слиипа типа ль 7, 10 - иггедуль 5 л второго тиегистр 18, блок 19 20, мультиплексор матор 24 регистр 25 ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(54) УСТРОЙСТВО ДЛЯ РИЦ57) Изобретение относится к вычислительной технике и мажет быть использовано при Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении специализированных, в том числе и систолических устройств, предназначенных для выполнения операций над матрицами.Цель изобретения - расширение функциональных возможностей за счет умножения трех матриц.На фиг, 1 представлена функциональная схема устройства для умножения матриц; на фиг. 2 - функциональная схема вычислительного модуля Первого типа на .фиг. 3 - функциональная схема вычислительногомодуля второго типа; на фиг, 4 - функциональная схема блоков регистров; на фиг. 5 - схема блока управления;.на фиг. построении специализированных вычислительных систем, функционирующих в реальном времени, Целью изобретения является расширение функциональных возможностей за счет умножения трех матриц, Устройство для умножения матриц содержит й вычислительных модулей первого типа, (2 М) триггеров, блок управления, Гч мультиплексоров, М вычислительных модулей второго типа, Умножение трех матриц в устройстве осуществляется в естественном йорядке ввода исходных матриц и вывода результатов, т. е, по строкам и по столбцам на основании выражения Р = С х О, где 0 = А х В, где А в матри порядка М х К, В - матрица порядка К х М, О - промежуточная матрица., 2 з.п. ф., 6 ил. 6 - временная диаграмма сигналов, упляющих работой вычислительных модуУстройство для умножения матриц1) содержит й вычислительных модулпервого типа, (2 М) триггеров 2, блокравления, й мультиплексоров 4, й вычительных модулей 5 второго тВычислительный модуль 1 л первогоБлоки регистров 14 и 19 (фиг. 4) содержат Й последовательно соединенных регистров 26,1,Блок 3 управления (фиг, 5) содержитсчетчики 27, 28 и регистры 29. 30,При реализациипроцедуры умноженияматриц устройства вычисляет выражение;Р=СхО,причемО=Ах В,где А - матрица А порядка. М х К;В - матрица В порядка К х М;О - промежуточная матрица, получен. ная в результате умножения матриц А х В,элементы которой вычисляются согласновыражениюС - матрица С порядкаМ х К; Р - результирующая матрица, элементыкоторой получаются следующим образом;тц -- с 1 п 1 дп 1М =1Рассмотрим работу устройства. Для простоты описания и без потери общности положим й = 3. Условимся,.что прием информации в триггеры и регистры происходит по переднему фронту синхроимпульса, т. е. в начале такта, Будем рассматривать случай квадратных матриц К = М, Количество регистров в блоках регистров 14 и 19 будет й. В данном устройстве будет три регистра. Все регистры внутри блоков регистров соединены последовательно и информация переда-.ется с входного регистра в последующий. , При подаче активного управляющего сигнала на первый управляющий вход вычислительных модулей 1. и 5.1 происходит разрешение записи информации в регистры 8 и 22, а мультиплексоры 9 и 21 производят передачу информации с первоговхода на его выход. Активный сигнал поступает через каждые два такта на третий. Условимся также, что на первый информационнйй вход устройства элементы матрицы А подаются по столбцам, на второй информационный вход устройства элементы. матрицы В - по строкам, на третий информационный вход устройства элементы матрицы С - по строкам.В первом такте на входы умножителя 7.1 поступают элементы а 11 и Ь 11, умножаются и результат а 11 Ь 11, пройдя через сумматор 13.1. записывается в блок регистров 14,1, Элемент а 11 записывается в регистр 8.1, а Ь 11 - в регистр 11,1,Во втором такте с выхода умножителя7.1 выдается произведение а 21 Ь 21 и, пройдя5 через сумматор 13,1, записывается в блокрегистров 14,1, Элемент а 21 поступает напервый вход мультиплексора 9.1 и, пройдяего, записывается в регистр 10;1, а Ь 12 записывается в регистр 11.1. с выхода которого10 Ь 11 перепишется в регистр 12.1.В третьем такте в вычислител ьном модуле 1,1 с выхода умножителя 7,1 выдается. аз 1 Ь 1 з и, пройдя сумматор 13.1, записываетсяв блок регистров 14,1, Элемент аз 1, пройдя15 через мультиплексор 9.1, записывается в ре-.гистр 10,1, а элемент Ь 1 э - в регистр 11.1, свыхода которого Ь 12 переписывается в ре-гистр 12.1. В это же время в вычислительноммодуле 1.2 на входы умножителя 7,2 посту 20 пают элементы а 21 и Ь 11, где умножаются, ипроизведение .а 21 Ь 11, пройдя сумматор13.2, записывается в блок регистров 14.2,элемент а 21 записывается в регистр 8.2, аэлемент Ь 11 - в регистр 11.2.В четвертом такте в вычислительном модуле 1.1 с выхода умножителя 7.1 выдаетсяа 21 Ь 21 и поступает на первый вход сумматора 13,1,. на второй вход с выхода блока регистров 14,1 поступает а 11 Ь 11 и сумма а 11 Ь 11+30 + а 12 Ь 21 снова записывается в блок регистров 14,1. Элемент а 12 записывается в регистр.8,1, а элемент Ь 21 - в регистр 11,1, свыхода которого Ь 1 з переписывается в регистр 12.1, В это же время в вычислительном,35 модуле 1.2 на входы умножителя 7.2 поступают элементы аз 1 и Ь 12, где умножается ипроизведение аз 1 Ь 12 пройдя сумматор 13.2записывается в блок регистров 14,2, Элемент аз 1 пройдя мультиплексор 9.2, записы/40 вается в регистр 10.2, элемент Ь 12 - в. регистр 11.2, с выхода которого Ь 11 переписывается в регистр 12.2.В пятом такте в вычислительном модуле1,1 с выхода умножителя 7,1 выдается а 22 Ь 2245 и поступает в сумматор 13,1, на второй входс выхода блока регистров 14.1 поступаета 2 тЬ 12 и сумма (а 21 Ь 12 + а 22 Ь 22) снова записывается в блок регистров 14,1, Элемент а 22записывается в регистр 10,1, а элемент Ь 2250 - в регистр 11,1, с выхода которого Ь 21 переписывается в регистр 12.1, В вычислительном модуле,1.2 на входы умножителя 7.2 поступают элементы а 11 и Ь 1 з, где умножаются, и произведение а 11 Ь 1 з, пройдя сумма- ,55 тор 13;2, записывается в блок регистров14,2. Элемент а 11,пройдя мультиплексор 9.2, записывается в регистр 10,2, элемент Ь 1 з - в регистр 11,2, с выхода которого Ьи переписывается в регистр 12.2. В вычислительном модуле 1,3 с выхода умножителя 7.3выдается произведение аз 1 Ь 1 и, пройдя и поступает на первый вход мультиплексора сумматор 13.3, записывается в блок реги.1, передается на его выход и записывается стров 14.3. Элемент аз 1 записывается в ре- в блок регистров 19.1. Элемент абаз записыгистр 8.3,аэлементЬ 1 - врегистр 11,3, вается в регистр 10.1, а элемент Ьз - вВ шестом такте в вычислительном моду регистр 11,1, с выхода которого Ьз перепиле 1.1 с выхода умножителя 7.1 выдается сывается в регистр 12,1, В вычислительном аз 2Ьгз и поступает в сумматор 13.1, на модуле 1,2 с выхода умножителя 7.2 проиэвторой вход с выхода блока регистров ведение а 12 Ь 2 з поступает в сумматор 13.2, 14.1 поступает аз 1 Ь 1 з и сумма (аз 1 Ь 1 з+ с выхода которого ацЬз+ аЬ 2 з эаписыва+ аз 2 Ьгз) снова записывается в блок реги ется в блок регистров 14,2, Элемент а, стров 14.1. Элемент аз 2 записывается в записывается в регистр 10,2, элемент Ьз - регистр 10.1, а элемент Ь 2 з - в регистр в регистр 11.2, с выхода которого Ьрг пере.1, с выхода которого Ь 22 переписывается писывается в регистр 12.3. В вычислитель- в регистр 12:1, В вычислительном модуле ном модуле 1.3 с выхода умножителя 7,3 1,2 на входы умножителя 7.2 поступают зле выдается произведение азгЬ 2 и поступает в менты айаг и Ь 21, где умножаются, и проиэве- сумматор 13.3, с выхода которого выдается дение агаЬ 21 поступает в сумматор 13,2, сумма(аз 1 Ь 11+аз 2 Ь 2) и записывается в блок где суммируется с аг 1 Ь и сумма (а 21 Ьц+ регистров 14.3. Элемент аз 2 записывается в + аг 2 Ь 21) записывается в блок регистров регистр 8,3, а элемент Ьг - в регистр 11.3. с 14.2. Элемент айаг записывается в регистр 20 выхода которого Ьз переписывается в ре,2, элемент Ь 21 - . в регистр 11,2, с выхода гистр 12.3.которого Ь 1 з переписывается в регистр 12.2. В девятом такте в вычислительном мо- В вычислительном модуле с выхода умножи- дуле 1,1 с выхода умножителя 7.1 выдается теля 7.3 выдается произведение а 11 Ь 12 и, аззЬзз в регистр 12.3.пройдя сумматор 13,3,.записывается вблок 25 В девятом такте в вычислительном морегистров 14.3, Элемент а записывается в дуле 1.1 с выхода умножителя 7,1 выдается регистр 10.3, а элемент Ь 12 - в регистр 11.3, азз Ьзз и поступает в сумматор 13.1, с выс выхода которого Ь 11 переписывается в ре- хода которого аз 1 Ь 1 з + азгЬгз + аззЬзз = дзз, гистр,1 2,3. пройдя мультиплексор 4.1, записывается вВ седьмом такте в вычислительном мо блок регистров 19;1. Элемент азз записывадуле 1.1 с выхода умножителя 7,1 выдается ется в регистр 10.1, а элемент Ьзз - в регистр а 1 зЬз 1 и поступает в сумматор 13,1, с выхода 11.1, с выхода которого Ьзг переписывается которого аЬ+ ацЬ 2+ а 1 зЬз = б выда- врегистр 12,1, В вычислительном модуле 1.2 ется на третий информационный выход и с выхода умножителя 7.2 произведение поступает на первый вход мультиплексора 35 а 2 зЬз 1 поступает в сумматор 13,2, с выхода 4,1, передается на его выход и записывается которого выдается агЬ 1+ аггЬ 21+ а 2 зЬз 1 = в блок регистров 19.1, Элемент аз записы- бган и, пройдя мультиплексор 4.2, записывавается в регистр 8.1., а элемент Ьз - в ре- ется в блок регистров 14,2. Элемент абаз, гистр 11.1, с выхода которого Ьгз записывается в регистр 8,2, элемент Ьз - в . переписывается в регистр 12.1, В вычисли регистр 11.2, с выхода которого Ьгз перепительноммодуле 1.2 свыходаумножителя 7.2сывается в регистр 12.2. В вычислительном произведение аю Ь 22 поступает в сумма- модуле 1.3 с выхода умножителя 7.3 выдаеттор 13.2, с выхода которого (аз 1 Ь 12+ аз 2 Ь 22) ся произведение а 12 Ь 22 и поступает в суммаэаписывается в блок регистров 14.2. Эле- тор 13.3, с выхода которого выдается сумма мент аз 2 записывается в регистр 10.2, эле а 11 Ь 12+ а 12 Ь 22 и записывается в блок реги- мент Ьг 2 - в регистр 11,2, с выхода которого строе 14.3. Элемент а 2 записывается в реЬ 21 переписывается в регистр 12,2. В вычис- гистр 10.3, а элемент Ь 2 - в регистр 11.3, с лительном модуле 1.3 с выхода умножителя выхода которого Ь 21 переписывается в ре.3 выдается произведение агЬз и, прой- гистр 12.3,дя сумматор 13.3, записывается в блок реги В десятом такте в вычислительном мостров 14;3. Элемент аг записывается в дуле 1.1 элемент Ьзз с регистра 11.1 перепирегистр 103,аэлемент Ь 1 з - в регистр 11,3, . сывается в регистр 12,1, На входы с выхода которого Ь 1 г переписывается в ре- умножителя 7,1 поступают элементы новых гистр 12.3. матриц А и В, а в вычислительном модуле 5.1В восьмом такте в вычислительном мо на входы умножителя 20.1 поступают эледуле 1 Л с выхода умножителя 7 Л выдается менты с и 011, где умножаются,и произвеагз Ьл и поступает в сумматор 13 Л, с вы- дение с 1 б 11, пройдя сумматор 24,1, хода которого а 21 Ьи+ азгЬгг+ а 2 зЬзг = бгг записывается в регистр 25,1, Элемент с выдается на третий информационный выход записывается в регистр 22.1, а элемент дс выхода блока регистров 19.1, поступая на второй вход умножителя 20.1, одновременно через второй вход. мультиплексора 4.1 снова поступает в блок регистров 19.1. В вычислительном модуле 1.2 с выхода умно- жителя 7.2 произведение аззЬз 2 поступает в сумматор 13,2; с выхода которого выдается аз 1 Ь 1 з+ азгЬ 22+ аззЬзг = бзг и, пройдя мультиплексор 4.2, записывается в блок регистров 19,2, Элемент азз записывается в регистр 10,2, элемент Ьз 2 - в регистр 11.2, с выхода которого Ьз 1 переписывается в регистр 12,2,В вычислительном модуле 1.3 с выхода умножителя 7.3 выдается произведение а 22 Ь 2 з и поступает в сумматор 13.3, с выхода которого выдается сумма (а 21 Ь 1 з+ +а 22 Ь 2 з) и записывается в блок регистров 14,3. Элемент а 22 записывается в регистр 10.3, а элемент Ь 2 з - в регистр 11,3, С выхода которого Ь 22 переписывается в регистр 12.3.В одиннадцатом такте в вычислительном модуле 5,1 с выхода умножителя 20.1 поступает С 12 б 22 и, пройдя сумматор 24,1, записывается в регистр 25.1, с выхода которого С 11 б 11 переписывается в регистр 18.1. Элемент с 1 г, пройдя сумматор 21 1, записывается в регистр 23,1, а элемент Ь 22, пройдя мультиплексор 4.1, записывается в блок регистров 19.1. В вычислительном модуле 1,2 с выхода умножителя 7,2 произведение а 1 зЬзз поступает в сумматор 13.2, с выхода которого выдается а 11 Ь 1 з+ а 12 Ь 2 з+ + а 1 зЬзз = б 1 з и, пройдя мультиплексор 4.2, записывается в блок регистров 19.2. Элемент а 1 з записывается в регистр 10.2, а элемент Ьзз - в регистр 11.2, с выхода которого Ьзг переписывается в регистр 12,2. В вычислительном модуле 1,3 с выхода умножителя 7,3 выдается произведение аззЬз 1 и поступает в сумматор 13,3, с выхода которого выдается сумма аз 1 Ь 11+ аз 2 Ь 21+ аззЬз 1= бз 1 и записывается в блок регистров 19,3. Элемент азз записывается в регистр 8.3, а элемент Ьз 1. - в регистр 11,3, с выхода которого Ь 22 переписывается в регистр 12.3,В двенадцатом такте в вычислительном модуле 5.1 с выхода умножителя 20.1 поступает произведение с 1 збзз и, пройдя сумматор 24.1, записывается. в регистр 25.1, с выхода которого С 12 бгг переписывается в регистр 18,1. Элемент с 1 з, пройдя мультиплексор 21.1, записывается в регистр 23,1, а элемент бзз, пройдя мультиплексор 4.1, записывается в блок регистров 19.1. Элемент бзз с выхода регистра 11.2 переписывается в регистр 12.2. В вычислительном модуле 5.2 с выхода умножителя 20.2 произведение а 12 Ь 21 поступает в сумматор 24.2, с выхода которого выдается (с 11 б 11+ с 12 б 21) и50 55 вычислительном модуле 5.3 с выхода умножителя 20.3 выдается произведение с 1 збз 1 ипоступает в сумматор 24.3, с выхода которого сумма с 11 б 11+ с 12 б 21+ с 1 збз 1 = т 11 записывается в регистр 25.3, Элемент с 1 ззаписывается в регистр 22,3, а элемент бз 1 - в блок регистров 19.3,В пятнадцатом такте в вычислительном модуле 5 1 с выхода умножителя 20,1.поступает с 2 збзз и в сумматоре 24.1 суммируется с нулем и записывается в регистр 25,1, с записывается в регистр 25,2, Элемент а 12 записывается в регистр 22.2, элемент Ь 21 - в блок регистров 19,2, В вычислительном модуле 1,3 с выхода умножителя 7.3 выдает ся произведение а 1 зЬз 2 и поступает в сумматор 13,3, с выхода которого выдается сумма а 11 Ь 1 г+ а 12 Ь 22+ а 1 зЬзг = б 1 г и записывается в блок регистров 19.3. Элемент а 1 з записывается в регистр 10.3, а элемент Ьз 2 - в 10 регистр 11.3, с выхода которого Ьз 1 переписывается в регистр 12.3.В тринадцатом такте в вычислительноммодуле 5.1 с выхода умножителя 20,1 поступает с 21 б 11 и, пройдя сумматор 24.1, записы вается в регистр 25,1, с выхода которогос 1 збзз переписывается в регистр 18.1. Эле.мент с 21 записывается в регистр 22,1, а элемЕнт б 11, прОйдя мультиплексор 4.1, - в. блок регистров 19.1. В вычислительном мо дуле 5,2 с выхода умножителя 20,2 произведение а 1 зЬз 2 поступает в сумматор 24,2, с выхода которого выдается (с 12 бг 2+ с 1 збз 2) и записывается в регистр 25.2, с выхода которого сумма (с 11 б 11+ с 12 б 21) переписывается 25 в регистр 18,2, Элемент с 1 з записывается врегистр 23,2, элемент бз 2 - в блок регистров 19,2, В вычислительном модуле 1,3 с выхода умножителя 7.3 выдается произведение а 2 зЬзз и поступает в сумматор 13,3, с выхода которого 30 выдается сумма аг 1 Ь 1 з+ аггЬ 2 з+ агзЬзз = бгз изаписывается в блок регистров 19,3. Элемент Ьз 2 записывается в регистр 12.3.В четырнадцатом такте в вычислительном модуле 5.1 с выхода умножителя 20.1 35 поступает с 22 б 22 и, пройдя сумматор 24.1,записывается в регистр 25.1, с выхода которого С 21 б 11 переписывается в регистр 18.1, Элемент сг 2, пройдя мультиплексор 21,1, записывается в регистр 23,1, а элемент бгг, 40 пройдя мультиплексор 4,1, - в блок регистров 19.1, В вычислительном модуле 5,2 с выхода умножителя 20.2 произведение с 11 бзз поступает в сумматор 24,2, с выхода которого выдается (с 1 збзз+ с 11 бзз) и записы 45 вается в регистр 25 Х с выхода. которогосумма (С 12 бгг+ С 1 збзг) переписывается в регистр 18,2, Элемент с 11, пройдя мульти-, плексор 21,2, записывается в регистр 23,2, а элемент бзз - в блок регистров 19.2. Ввыхода которого с 22 б 22 переписывается в бз 1 и поступает в сумматор 24.3, с выхода регистр 18,1. Элемент с 2 з, пройдя мульти- которого сумма с 21 б 11+ с 22 б 21+ с 2 збз 1 = 121 плексор 21.1, записывается в регистр 23.1, записывается в регистр 25.3, с выхода кото- а элемент бзз - в блок регистров 19.1. В рого 11 з переписывается в регистр 18.3, с вычислительном модуле 5.2 с выхода умно выхода которого на выход устройства выдажителя 20.2, произведение с 22 б 21 поступает ется 112. Элемент с 2 з записывается в регистр в сумматор 24,2, с выхода которого выдает,3, с элемент бз 1 - в блок регистров 19.3.ся (с 21 б 11+ с 22 б 21) записывается в регистр В восемнадцатом такте в вычислитель.2, с выхода которого сумма (с 1 збзз+ ном. модуле 5,1 с выхода умножителя 20.1 + с 11 бзз) переписывается в регистр 18.2, 10 поступает сззбзз и поступает,в сумматор Элемент с 22 записывается в регистр 22.2, а 24.1, с выхода которого сз 2 б 22 переписываэлемент б 21- в блок-регистров 19.2. В вы- ется в регистр 18.1. Элемент сзз записыва числительном модуле 5,3 с выхода умножи- ется в регистр 23.1, а элемент бзз - в блоктеля 20,3 выдается произведение с 11 б 12 и регистров 19,1, В вычислительном модуле поступает в сумматор 24,3, с выхода которо 5.2 с выхода умножителя 20.2 произведение го сумма с 12 б 22+с 1 збз 2+ с 11 б 12 = б 2 записы- сз 2 б 21 поступает в сумматор 24.2, с выхода вается в регистр 25.3, с выхода которого 011 которого выдается (сз 1 б 11+ сз 2 б 21) записыпереписываетсяврегистр 18,3,Элементс 11 вается в регистр 25,2, с выхода которого записывается в регистр 223, а элемент б 12, сумма (с 2 збзз+ с 21 бзз) переписывается в ре - в блок регистров 19.3. 20 гистр 18,2, Элемент сз 2 записывается в реВ шестнадцатом такте в вычислитель- гистр 22,2, а элемент б 21 - в блок регистровном модуле 5.1 с выхода умножителя 20,1 19,2, В вычислительном модуле 5.3 с выхода поступает сз 1 б 11 в сумматор 24,1, с выхода умножителя 20,3 выдается произведение которого с 2 збзз переписывается в регистр с 21 б 12 и поступает в сумматор 24,3, с выхода 18.1. Элемент сз 1 записывается в регистр 25 которого сумма с 22 б 22+ с 2 збз 2+ с 21 б 12 = 122 22,1, а элемент б 11 - в блок регистров 19,1, записывается в регистр 25.3, с выхода кото- В вычислительном модуле 5,2 с выхода ум- рого 121 переписывается в регистр 18,3, с ножителя 20.2 произведение с 2 збз 2 поступа- выхода которого на выход устройства выдает в сумматор 24,2, с выхода которогоется 11 з. Элементс 21 записывается в регистр выдается (с 22 б 22 + с 2 збз 2) и записывается в 30 23,3, а элемент б 12 - в блок регистров 19,3, регистр 25.2, с выхода которого сумма В девятнадцатом такте в вычислитель(с 21 б 11+ с 22 б 21) переписывается в регистр ном модуле 5,1 с выхода регистра 25.1 в 18.2. Элемент с 2 з записывается в регистр регистр 18,1 переписывается произведение 23.2, а элемент бз 2 - в блок регистров 19.2, сззбзз, С выхода умножителя 20.2 выдается В вычислительном модуле 5.3 с выхода ум произведение сззбз 2 и поступает в сумматор . ножителя 20.3 выдается произведение 24,2, с выхода которого выдается суммас 12 б 2 з и поступает в сумматор 24,3, с выхода (сззб 22 + сззбз 2) и записывается в регистр которого сумма с 1 збз 1+ с 11 бзз+ с 12 б 2 з = б 1 з 25,6, с выхода которого сумма (сз 1 б 11+ записывается врегистр 25,3, с выхода кото- + с 2 зб 21) переписывается в регистр 18.2.рого 112 переписывается в регистр 18.3, с 40 Элемент сзз записывается в регистр 23.2, а выхода которого на входе устройства выда- элемент бз 2 - в блок регистров 19.2. В выется 111 - первый элемент матрицы Р, Эле- числительном модуле 5.3 с выхода умножимент с 12 записывается в регистр 23,3, а теля 20,3 выдается произведение с 22 б 2 з и элемент б 2 з - в блок регистров 19;3.поступает в сумматор 24,3, с выхода котороВ семнадцатом такте в вычислительном 45 го сумма с 2 збзз+ с 21 бзз+ с 2 гб 2 з = 12 з записымодуле 5.1 с выхода умножителя 20,1 посту- вается в регистр 25,3, с выхода которого 122 пает сз 2 б 22 и поступает в сумматор 24.1, с пеоеписывается в регистр 18.3, с выхода выхода которого сз 1 б 11 пеРеписывается в которого-на выход устройства выдается 121, регистр 18.1. Элемент сз 2 записывается в Элемент с 72 записывается в регистр 23.3, а регистр 23.1, а элемент б 22 - в регистр 18.1, 50 элемент б 2 з - в блок регистров 19,3.В вычислительном модуле 5,2 с выхода ум- В двадцатом такте в вычислительном ножителя 20.2 произведение с 71 бзз поступа- модуле 5,2 с выхода умножителя 20,2 выдает в сумматор 24,2, с выхода которого ется произведение сз 1 бзз и поступает в сумвыдается (с 2 збзз + с 21 бзз) записывается в матор 24.2, с выхода которого выдается регистр 25.2, с выхода которого сумма 55 сумма(сззбзз+ сз 1 бзз) и записывается в ре(с 22 б 22 + с 2 збз 2) переписывается в регистр гистр 25,2, с выхода которого сумма (сз 7 б 22+8.2, Элемент с 21 записывается в регистр + сззбз 2) переписывается в регистр 18,2,23,2В3,2, а элемент бзз - в блок регистров 19.2, Элемент сз 1 записывается в регистр 23,2,авычислительном модуле 5,3 с выхода ум- элемент бзз - в блок регистров 19,2, В вы.ножителя 20.3 выдается произведение с 2 з числительном модуле 5,3 с выхода умножи 1801224 1210 15 20 25 30 40 50 теля 20.3 выдается произведение сззбз 1 и поступает в сумматор 24.3, с выхода которого сумма сз 1 о 11+ слй 1 + сззоз 1 " тз 1 записывается в регистр 25.3, с выхода которого Ьз переписывается в регистр 18.3, с выхода которого на выход устройства выдается т 22, Элемент сзз записывается в регистр 23.3, а элемент бз 1 - в блок регистров 19.3.В двадцать первом такте с выхода регистра 25.2 сумма (сззбзз+ сз 1 бзз) переписывается в регистр 18.2, В вычислительном модуле 5,3 с выхода умножителя 20.3 выдается произведение сз 1012 и поступает в сумматор 24.3, с выхода которого сумма сз 2 б 22+ + сззбз 2+ сз 1 д 12 = тзг записывается в регистр 25.3, с выхода которого 1 з 1 переписывается в регистр 18.3, с выхода которого на выход устройства выдается 12 з. Элемент сз 1 записывается в регистр 23.3, а элемент 612 -в блок регистров 19.3.В двадцать втором такте с выхода умно- жителя 20.3 выдается произведение сж б 2 э и поступает в сумматор 24.3, свыхода которого сумма сззбзз + сз 1 бзз + сзгс 2 з= = зз.записывается в регистр 25,3, с выхода которого 1 з 2 переписывается в регистр 18.3, с выхода которого на выход устройства выдается 1 з 1. Элемент сл записывается в регистр 23,3, а элемент О 2 э - в блок регистров 19.3.В двадцать третьем такте с выхода регистра 25,3 баэз переписывается в регистр 18.3, с выхода которого на выход устройствавыдается тэ 2,В двадцать четвертом такте с выхода устройства выдается баэз - последний элемент матрицы Е.На этом вычисление матрицы Р=А х В х х С заканчивается.Ф ар мул а и зоб рете н и я 1. Устройство для умножения матриц, содержащее Й вычислительных модулей первого типа (где Й - размерность перемножаемых матриц) и блок управления, первый и второй выходы которого соединены соответственно с первым и вторым управляющими входами первого вычислительного модуля первого типа, первый и второй управляющие выходы -го вычислительного модуля первого типа ( = 1 й-, 1) соединены соответственнос первым и вторым управляющими входами (+ 1)-го вычислительного модуля первого типа, первый и второй информационные выходы -го вычислительного модуля первого типа соединены соответственно с первым и вторым информационными входами (+ 1)-го вычислительного модуля первого типа, отл и ч а ю щее с я тем, что, с целью расширения функциональных воэможностей эа счет умножения трех матриц, в него введены (2 М) триггеров, ч мультиплексоров и М вычислительных модулей второго типа, причем первый и второй информационные входы первого вычислительного модуля первого типа соединены соответственно с первым и вторым информационными входами устройства,третий информационный выход )-го вычислительного модуля первого типа О = 1, ., й) соединен с первым информационным входом -го мультиплексора, второй информационный вход которого соединен с первым информационным выходом -го вычислительного модуля второго типа, а выход - с первым информационным входом )-го вычислительного модуля второго типа, второй и третий информационные входы первого вычислительного модуля второго типа соединены соответственно с третьим информационным входом и входом логического нуля устройства, второй и третий информационные выходы -го вычислительного модуля второго типа соединены соответственно с вторым и третьим информационными входамти (+ 1)-го вычислительного модуля второго типа, второй информационный вход М-го вычислительного модуля второго типа соединен с выходом устройства, первый выход блока управления соединен с управляющим входом первого вычислительного . модуля второго типа, первый управляющий выход -го вычислительного модуля первого типа соединен с управляющим входом ( + 1)-го вычислительного модуля второго типа, третий выход блока управления соединенс управляющим входом первого мультиплексора и входом первого триггера, выход К-го триггера (К = 1, ., 2 Й) соединен с входом (К+ 1)-го триггера, выход каждого 2-го триггера ( = 1, .К) соединен с управляющим входом в-го мультиплексора (в = 2, , И) 2. Устройство по и. 1, о т л и ч а ющ е ес я тем, что каждый вычислительный модуль первого типа содержит умножитель, сумматор, четыре триггера, четыре регистра, блок регистров и мультиплексор, первый информационный вход которого соединен с информационным входом первого регистра, первым входом умножителя и первым информационным входом модуля, второй информационный вход которого соединен с вторым входом умножителя.и информацион- ,ным входом второго регистра, выход которого соединен с информационным входомтретьего регистра, выход которогосоединен с вторым информационным выходом устройства, первый информационный выход которого соединен с выходом четвертогорегистра, информационный вход которого соединен с выходом мультиплексора, второй информационный вход которого соединен свыходом первого регистра, управляющий вход которого соединен с управляющим входом мультиплексора, входом первого триггера и первым управляющим входом модуля, второй управляющий вход которого соединен с управляющим входом сумматора и входом второго триггера, выход которого соединен с входом третьего триггера, выход которого соединен с вторым управляющим выходом модуля, первый управляющий выход которого соединен с выходом четвертого триггера, вход которого соединен с выходом первого триггера; выход умножителя соединен с входом первого слагаемого сумматора, вход второго слагаемого которого соединен с выходом блока регистров, вход которого соединен с выходом блока регистров, вход которого соединен с выходом сумматора и третьим информационным выходом модуля.3, Устройство по п. 1, о т л и ч а ю щ е ес я тем, что каждый вычислительный модуль второго типа содержит умножитель, сумматор, четыре регистра, мультиплексор и блок . регистров, вход которого соединен с первым информационным входом модуля, второй информационный вход которого соеди.нен . с первым входом умножителя, информационным входом первого регистра 5 и первым информационным входом мультиплексора, второй информационный вход которого соединен с выходом первого регистра, управляющий вход которого соединен с управляющими входами модуля и 10 мультиплексора, выход которого соединен синформационным входом второго регистра, выход которого соединен с вторым информационным выходом модуля, первый информационный выход которого соединен с 15 выходом блока регистров и вторым входомумножителя,. выход которого соединен с входом первого слагаемого сумматора, выход которого соединен с информационным входом третьего регистра, выход которого 20 соединен с информационным входом четвертого регистра, выход которого соединен с третьим информационным выходом модуля, третий информационный вход которого соединен с входом второго слагаемого сум матора,