Устройство для умножения частоты

(5)5 Н 03 КБ АТЕНТНО ОСУДАРСТВЕННОВЕДОЫСТВО ССГОСПАТЕНТ ССС ОПИСАН ЕН вательски прибороЬ СС 87 ЕНИ частоты оттельной тех- бразования К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СМ 1425843, кл. Н 03 К 5/156, 19Авторское свидетельство СВ 692065, кл, Н 03 В 19/00, 197(54) УСТРОЙСТВО ДЛЯ УМНОЖТОТЫ(57) Устройство для умноженияносится к автоматике и вычислинике и предназначено для прео Изобретение относится к автоматике и вычислительной технике и предназначено для умножения частоты выходных импульсов с изменяющимся коэффициентом умножения.Целью изобретения является расширение функциональных воэможностей устройства, при умножении частоты с расширенным частотным диапазоном,На фиг.1 представлена функциональная схема устройства; на фиг,2 - временная диаграмма его работы.Устройство содержит тактовый генератор 1, выход которого через делитель 2 и коммутатор 3 соединен со счетным входом умножающего счетчика 4, другой выход де- лителя 2 через первый ключ 5 и второй ключ 6 соединен соответственно со счетными входами первого счетчика.7 и второго счет-чика 8, Вторые входы ключей 5 и 6, один входных импульсов с произвольной скважностью в импульсы с заданной кодом скважностью независимо от изменения частоты входных импульсов, Устройство содержит тактовый генератор 1, делитель 2, первый 7 и второй 8 счетчики, умножающий счетчик 4, первый 5 и второй 6 ключи, первый 11 и второй 12 формирователи импульсов сброса, схемы ИЛИ 10, 15, триггер 16, цифровую схему сравнения 14, коммутатор 3, инвертор 9, цифровой мультиплексор 13, Расширение функциональных возможностей обеспечивается дополнительным включением коммутатора 3, который изменяет коэффициент умножения автоматически цифровым кодом по управляющему входу. 2 ил. непосредственно, а другой через инвертор 9 соединены со входом устройства, который через вторую схему ИЛИ 10, второй вход которой соединен с шиной сброса, подключен через первый 11 и второй 12 формирователи сброса соответственно к входам сброса первого 7 и второго 8 счетчиков. Параллельные выходы первого 7 и второго 8 счетчиков через цифровой мультиплексор 13 соединены со вторым входом цифровой схемы сравнения 14, первый вход которой подключен к параллельным выходам умножающего счетчика 4, вход сброса которого через. первую схему ИЛИ 15 подключен к шине сброса, к которой также подключен вход сброса делителя 2.Выход цифровой схемы сравнения соединен с нулевым входом первой схемы ИЛИ 15 и счетным, входом триггера 16, выход которого является выходом устройстве.Управляющие входы коммутатора 3 являются управляющими цифровыми входамиустройства.Тактовый генератор 1 выполнен на микросхеме ГГ 531 с соответствующим подключением кварцевого резонатора заданнойчастоты.Делитель 2 выполнен, например, намикросхемах К 555 И Е 7.Коммутатор 3 собран на микросхеме 10К 555 КП 7.Счетчики 4, 7 и 8 выполняются, например, на микросхемах К 555 ИЕ 7.Ключи 5 и 6 - представляют схемы совпадения и выполнены на- микросхемах 15К 555 ЛИ 1, инвертор 9 - на микросхемеК 555 Л Н 1, схемы ИЛИ 10 и 15 - на микросхеме К 555 ЛЛ 1, триггер 16 - на микросхемеК 555 ТМ 2,Формирователи 11 и 12 выполнены на 20микросхеме К 555 АГЗ, цифровой мультиплексор 13 и цифровая схема сравнения собираются на микросхемах К 555 КП 11 иК 555 СП 1 соответственно,Сущность изобретения заключается в 25следующем. Посредством коммутатора выбирается коэффициент умножения кратныйдвум, Расширение частотного диапазонадостигается за счет устранения дополнительных элементов в виде ключей и блоков 30сброса в цепи обратной связи по шине сброса в умножающем счетчике,Устройство работает следующим образом,Импульсы с тактового генератора 1 синхронизируютработу всего устройства,Перед началом работы сигналами сброса счетчики 4, 7, 8 и делителя 2 устанавливаются в нулевое состояние,На вход устройства подается частота с 40заданной скважностью (фиг,2 а). Импульсы с.тактового генератора 1 (фиг.2 б) с частотой всоответствии с установленным коэффициентом деления делителя 2 (фиг.2 в,г) проходят попеременно через первый 5 и второй 6 45ключи (фиг,2 д,е), которые открываютсявходным сигналом, поступающим на первый.вход первого ключа 5 непосредственно,а на первый вход второго ключа 6 черезинвертор 9 и соответственно поступают на 50счетные входы счетчиков 7 и 8. В зависимости От управляющего кода, который предварительно устанавливается на управляющемвходе коммутатора 3, с его выхода на счетный вход умножающего счетчика 4 поступает поделенная на заданный коэффициент,кратный 2, частота тактового генератора 1(фиг.2 в, г),Если при положительном (единичном)перепаде поделенная тактовая частота проходит на вход первого счетчика 7, то на втором счетчике за это время хранится код, пропорциональный длительности отрицательного (нулевого) перепада входного сигнала и наоборот, При этом перед каждым заполнением счетчиков 7 и 8 они попеременно сбрасываются сигналами с выходов первого - 11 и второго - 12 формирователей сброса. (Первый формирователь 11 работает от заднего фронта импульса, второй формирователь 12 - от переднего фронта. Код с параллельных выходов первого - 7 и второго - 8 счетчиков поступает на первые и вторые входы цифрового мультиплексоре 13, В зависимости от того, какой из счетчиков 7 или 8 находится в состоянии режиме хранения информации о длительности единичного или нулевого перепада, вход цифрового мультиплексоре 13 подключается соответст- вующей полярностью управляющего сигнала к параллельным выходам упомянутых счетчиков.Предположим, что заполняется первый счетчик 7 тактовый частотой при единичном перепаде. Тогда, за это время, вход цифрового мультиплексора 13 оказывается подключенным к параллельным выходам второго счетчика 8. В результате чего код, эквивалентный длительности нулевого перепада,с первого счетчика 7 сравнивается в цифровом компараторе 14 с кодом, поступающим с параллельных выходов умножающего счетчика 4, При этом умножающий счетчик 4 заполняется во столько раз быстрее.соответствующего заполнения первого счетчика 7, во сколько раз частота на его входе будет ниже частоты на выходе коммутатора 3. Цифровая схема сравнения 14 в момент совпадения кодов на ее первом и втором входах выдает через первую схему ИЛИ 15 импульсы (фиг,2 ж) на вход сброса умножающего счетчика 4 и на счетный вход триггера 16, с выхода которого формируется выходной сигнал (фиг.2 з) с частотой во столько раз большей частоты входного сигнала, во сколько раз меньше выходная частота сигнала с делителя 2 соответствующей частоты коммутатора 3. Сигнал разового сброса проходит через первую схему ИЛИ 14 на шину сброса делителя 2 и через вторую схему ИЛИ 15 на сброс счетчиков 7 и 8.Вторые входы схем ИЛИ 10 и ИЛИ 15 используются только для первоначального сброса и. в процессе работы на них не подаются сигналы.Расширение частотного диапазона предлагаемого устройства осуществляется за счет того, что сброс на умножающий счетчик 10 после сравнения кодов на цифровой схеме сравнения 10 проходит только черезсхему ИЛИ 15 с минимальной временнойзадержкой. При этом явление гонок исключается за счет того, что сигнал сброса в .цифровой схеме сравнения формируетсятолько лищь в момент равенства кодов умножающего счетчика 4 и первого - 7 иливторого - 8 счетчиков,Расширение функциональных возможностей обеспечивается дополнительнымвключением коммутатора 3, который изменяет коэффициент умножения автоматически цифровым кодом по управляющемувходу,Формула изобретения 15 устройство для умножения частоты. содержащее тактовый генератор, делитель, первый и второй счетчики импульсов, умножающий счетчик, первый и второй ключи, первый и второй формирователи импульсов 20 сброса, первую схему ИЛИ, триггер, цифровую схему сравнения, причем выход тактового генератора через делитель, первый и второй ключи соединен со счетными входами первого и второго счетчиков, а парал лельные выходы умножающего счетчика соединены с первым входом цифровой схемы сравнения, входы сброса первого и второго счетчиков соединены с выходами первого и второго формирователей импуль сов сброса соответственно, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей путем изменения автоматически коэффициента умножения при сохранении скважности входного сигнала, а также расширения частотного диапазона, введены коммутатор, инвертор, цифровой мультиплексор, вторая схема ИЛИ, причем входная шина устройства соединена непосредственно с вторым входом первого ключа и через инвертор с вторым входом второго ключа, а также с первым входом второй схемы ИЛИ и управляющим входом цифрового мультиплексора, параллельный выход делителя через коммутатор соединен со счетным входом умножающего счетчика. параллельные выхОды первого ивторого счетчиков через цифровой мультиплексор соединены с вторым входом цифровой схемы Сравнения, выхо которой соединен со счетным входом триггера и первым входом первой схемы ИЛИ, выход которой соединен с входом сброса умножающего счетчика, выход второй схемы ИЛИ соединенс входами первого и второго формирователей импульсов сброса, шина сброса соединена с вторыми входами первой и второй схем ИЛИ и входом сброса делителя, а выход триггера соединен с выходом устройства.1829111Составитель 3, Тихонов Редактор Техред М,Моргентал Корректор М. Ткач аказ 2479 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб 4/5Производственно-издательский комбинат Патент", г. Ужгород, ул.Гагарина, 1