Сумматор порядков чисел (ii)

(5)5 6 06 Р 7/50 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(71) Институт точной механики и вычислительной техники им.С.А.Лебедева (72) В.Я.Горштейн, А.И,Грушин и С.Р,Шевцов(56) Процессор, Техническое описание МВК Эльбрус-Б, ч,4, Арифметическое устройство И 613.055.045 ТОЭ - М.: ИТМ и ВТ 1988, с,84-124, рис,5-22.Процессор центральный. Техническое описание МВК Эльбрус. Арифметические исполнительные устройства БМ 3.050.037 ТОЭ - М.: ИТМ и ВТ АН СССР, 1982, с,9-80, рис.2 - 7. Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств высокой производительности.Цель изобретения - повышение быстродействия эа счет сокращения логических уровней.На фиг.1 а и 1 б представлена функцио- нальная схема сумматора порядков чисел; на фиг.2 -схема устройства управления.Сумматор порядка состоит из двух базовых узлов 1 - 1 и 1 - 2, каждый из которых содержит формирователь 2 сигнала обращения числа, устройство 3 управления, формирователь 4 циклического переноса в случае, когда оба входных числа вещественные, формирователь 5 сигнала разрешения сдвига числа, дополнительный формирователь 6 циклического переноса в случае, когда одноБ 2, 1837282 А 1(54) СУММАТОР ПОРЯДКОВ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств высокой производительности, Цель изобретения - повышение быстродействия. Сумматор порядков состоит из двух базовых узлов, каждый иэ которых содержит . формирователь сигнала обращения тела, устройство управления, формирователь циклического переноса, формирователь сигнала разрешения сдвига числа, дополнительный формироват ль циклического переноса, два сумматора, два коммутатора, пять дополнительных сумматоров, узел обращения порядка числа, шесть формирователей информационного сигнала, 2 ил,иэ чисел - целое, первый сумматор 7, первый коммутатор 8, первый дополнительный сумматор 9, второй дополн ител ьн ый сумматор 10, второй сумматор 11, третий дополнительный сумматор 12, четвертый дополнительный сумматор 13, пятый дополнительный сумматор 14, узел 15 обращения порядка числа, второй коммутатор 16, первый формирователь 17 информационного сигнала, второй формирователь 18 информационного сигнала, третий формирователь 19 информационного сигнала, четвертый формирователь 20 информационного сигна ла, пятый формирователь 21 информационного сигнала, шестой формирователь 22 информационного сигнала, первую управляющую шину 23 - 1, вторую управляющую шину 23 - 2, первую информационную шину 23-3, вторую информационную шину 23-4,Тираж Подписноевенного комитета по изобретениям и открытиям при ГКНТ ССС 113 О 35, Москва, ЖРаушская наб., 4/5третью. информационную шину 23-5, дополнительную информационную шину 23-6, первую выходную шину 24-1, вторую выходную шину 24 - 2, третью выходную шину 24- 3, первую дополнительную выходную шину 24-4, вторую дополнительную выходную шину 24-5, третью дополнительную выходную шину 24 - б,Формирователь 2 сигнала обращения числа имеет управляющий вход 25 - 1, первый и второй информационные входы 25-2, 25 - 3, устройство 3 управления - . первый, второй информационные входы 26 - 1, 26 - 2, управляющий вход 26-3, третий, четвертый, пятый информационные входы 26-4, 26 - 5, 26 - 6, формирователь 4 циклического переноса - первый и второй информационные входы 28 - 1, 28-2, формирователь 5 сигнала разрешения сдвига числа - управляющий вход 27-1, первый и второй информационные входы 27-2, 27 - 3, дополнительный формирователь б циклического переноса - первый, второй, третий и четвертый информационные входы 29-1, 29-2, 29-3, 29-4, первый коммутатор 8 - управляющий вход 30-1, первый, второй, третий, четвертый, пятый и шестой информационные входы 30- 2, 30-3, 30-4, 30-5, 30-6, 30-7, первый и второй выходы 31-1, 31-2, первый сумматор 7 - первый и второй информационные входы 32 - 1, 32 - 2, первый дополнительный сумматор 9 - первый и второй информационные входы 33 - 1, ЗЗ - 2, второй дополнительный сумматор 10 - первый и второй информационные входы 34-.1, 34-2, второй сумматор 11 - первый и второй информационные входы 35 - 1, 35-2, третий дополнительный сумматор 12 - первый и второй информационные входы 36-1, 36- 2, четвертый дополнительный сумматор 13- первый и второй информационные входы 37-1, 37 - 2, пятый дополнительный сумматор 14 - первый и второй информационные входы 38-1, 38-2, первый формирователь 17 информационного сигнала - первый и второй информационные входы 39-1, 39 - 2, второй формирователь 18 информационного сигнала - первый, второй, третий информационные входы 40 - 1, 40-2, 40 - 3, третий формирователь 19 информационного сигнала - первый, второй; третий информационные входы 41-1, 41 - 2, 41 - 3, четвертый формирователь 20- первый и второй информационные входы 42 - 1, 42-2, пятый формирователь информационного сигнала 21 - первый, второй и третий информационные входы 43-1, 43-2, 43-3, шестой формирователь информационного сигнала 22 - первый, второй, и третий информационные входы 44-1 44-2, 44 - 3, второй коммутатор 16 - первый и второй управляющие входы45-1, 45 - 2, первый, второй, третий, четвертый, пятый, шестой информационные входы45-3, 45 - 4, 45-5, 45-6, 45 - 7, 45 - 8, первый ивторой выходы 46-1, 46-2.Первый управляющий вход 23-1 сумматора порядков чисел соединен с управляющим входом 25 - 1 формирователя 2 сигналаобращения числа базовых узлов 1-1 и 1-2.10 Второй управляющий вход 23-2 сумматора порядков чисел подключен к управляющему входу 26 - 3 устройства 3 управленияи управляющему входу 27 - 1 формирователя5 базовых узлов 1-1 и 1-2. Первый инфор 15 мационный вход 23 - 3 сумматора порядковчисел соединен со вторым информационным входом 25-3 узла 2, со вторым информационным входом 26 - 2 устройства 3управления, вторыми информационными20 входами 32-2, 33 - 2, 34 - 2 сумматоров 7, 9,10 соответственно с первым информационным входом 35 - 1 сумматора 11, входом узла15, с первым информационным входом 39 - 1формирователя 17, со вторыми информаци 25 онными входами 40 - 2, 41 - 2 формирователей 18 и 19 вторых информационных входов30 - 3, коммутатора 8 базового узла 1 - 1 и спервым информационным входом 26-1 устройства управления 3, с первыми инфор 30 л 1 ационными входами 25-2, 27 - 2формирователей 2 и 5, с первыми информационными входами 32 - 1, 33 - 1, 34 - 1 сумматоров 7, 9, 10 соответственно, со вторыл 1информационным входом 35 - 2 сумматора35 11, со вторым информационным входом 39формирователя 17, с третьими информационньми входами 41 - 3, и 41 - 3 узла 18 и 19базового узла 1 - 2,Второй информационный вход 23 - 440 сумматора порядков чисел соединен с первым информационным входом 26 - 1 узла 3,с первыми информационными входами 25 -2, 27 - 2 формирователей 2 и 5, с первымиинформационными входами 32 - 1, 33-1, 34-145 сумматоров 7, 9, 10 соответственно, со вторым информационным входом 35-2 сумматора 11, со вторым информационнымвходом 39-2 формирователя 17, с третьимиинформационными входами 40 - 3,41 - 3 фор 50 мирователей 18 и 19 базового узла 1 - 1 и совторым информационным входом 25-3 формирователя 2, со вторым информационнымвходом 26 - 2 устройства управления 3, совторыми информационными входами 32 - 2,55 33 - 2, 34-2, сумматоров 7, 9, 10 соответственно с первым информационным входом35-1 сумматора 11, с входом узла 15, с первым информационным входом 39 - 1 формирователя 17, со вторыми информационнымивходами 40 - 2, 41 - 2 формирователей узловм ф н р 3 к ф о т ф в т и з в м в 1 н 4 т н и р р ф н м в р д и ф л и 19, со вторым информационным входом -3 коммутатора 8 базового узла 1-2,Третий информационный вход 23 сумтора порядков чисел подключен ко второу информационному входу 27 - 3 рмирователя 5, к первому информационму входу 29 - 1 формирователя 6, ко втом информационным входам 36 - 2, 37-2, -2 сумматоров 12, 13, 14 соответственно, первому информационному входу 42-1 рмирователя 20, ко второму информациному входу 43 - 2 формирователя 21, к етьему информационному входу 44 - 3 рмирователя 22 базового узла 1 - 1, Четртый информационный вход 23 - 6 суммара порядков чисел в базовом узле 1 - 2 дключен к аналогичному входу 23-5 в бавом узле 1 - 1. Выход узла 15 соединен со орым информационным входом 29 - 2 форрователя 6 с первыми информационными одами 36 - 1, 37 - 1, 38-1, 43 - 1 сумматоров , 13, 14 и формирователя 21 соответствен, со вторыми информационными входами -2, 44-2 формирователей 20, 22,Выход устройства управления 3 соедин с управляющим входом 30 - 1 коммутара 8 и первым управляющим входом 45 - 1 орого коммутатора 16, Выход формираваля 5 соединен с третьим информационм входом 4 устройства 3 управления,. твертый информационный вход 26 - 5 корого подключен к выходу формирователя Выход формирователя 6 соединен с пям информационным входом 26 - 6 устройва 3 управления и со вторым входом 45 - 2 ммутатора 16,Выход сумматора 7 соединен с первым формационным входом 30 - 2 коммутато. Выход сумматора 9 соединен со втом информационным входом 28-2 рмирователя 4 и с третьим информационм входом 30 - 4 коммутатора 8, выход сумтора 10 - с четвертым информационным одом 30 - 5 коммутатора 8, выход суммато - с первыми информационными вхоми 28 - 1 и 41 - 1 формирователей 4 и 19.Выход сумматора 12 подключен к четртому информационному входу 29 - 4 форрователя 6 и пятому информационному оду 30-,6 коммутатора 8. Выход суммато соединен с шестым информационным одом 30 - 7 коммутатора 8, Выход суммара 14 подключен к третьим информационм входам 29-3 и 43 - 3 формирователей 6 1 соответственно и к первому входу 44 - 1 рмирователя 22. Выходы формироватей 17, 18, 19, 20, 21, 22 соединены соответвенно с первым, вторым, третьим, вертым, пятым, шестым информационми входами 45-3, 45 - 4, 45 - 5, 45-6, 45 - 7,45-8 коммутатора 16, Выход формирователя 2 базового узла 1-1 соединен с первойвыходной шиной 24-1,5 Выход формирователя 2 базового узла1 - 2 соединен с первой дополнительной выходной шиной 24 - 2,Первый выход 31 - 1 коммутатора 8 базового узла 1 - 1 и второй выход 31-2 коммута 10 тора 8 базового узла 1-2 соединен свыходной шиной 24 - 3 сумматора порядков,. Второй выход 31 - 2 коммутатора 8 базовогоузла 1 - 1 и первый выход 31 - 1 коммутатора8 базового узла 1 - 2 соединены с выходной15 шиной 24 - 4. Первый выход 46 - 1 коммутатора 16 базового узла 1-1 и второй выход 46 - 2коммутатора 16 базового узла 1 - 2 соединенс выходной шиной 24 - 5. Второй выход 46 - 2коммутатора 16 базового узла 1 - 1 и первый20 выход 46-1 коммутатора 16 базового узла1 - 2 соединен с выходной шиной 24-6.Формирователь 2 сигнала обращениячисла, формирователь 4 циклического переноса и дополнительный формирователь цик 25 лического переноса могут быть выполненыкак аналогичные устройства в прототипе.Устройство 3 управления, формирователь 5 сигнала разрешения сдвига числа,сумматоры 7, 9, 10, 11, 12, 13, 14, коммута 30 торы 8 и 16, узел 15, формирователи 17, 18,19, 20, 21, 22 могут быть выполнены на элементной базе серии 13006, логические функции которых описаны ниже при работесумматоров порядков чисел,35Сумматор порядков чисел работает следующим образом,На вход 23 - 1 поступает код операции,На вход 23 - 2 поступают типы чисел:40 ВЕШЛ - число А вещественное;ВЕЩП - число В вещественное;ЦЕЛП - число В целое;ФЗ 2 Р - число В формата 32,На вход 23 - 3 поступает вещественный45 порядок числа А - 8 А - 1 А, где 1 А - младшийразряд, и знак порядка з.,А.На вход 23 - 4 поступает вещественныйпорядок числа В - ВВ - 1 В, где 1 В - младшийразряд, и знак порядка ЗНВ,50 На вход 23 - 5 поступает ПЦП - порядокцелого числа Н, состояний из 5 порядков,5 ПЦП, 4 ПЦП, ЗПЦП, 2 ПЦП, 1 ПЦП, где ПЦП -младший разряд,На вход 23 - 6 поступает ПЦЛ - 5-разряд 55 ный порядок целого числа 4, где 1 ПЦЛ -младший разряд.В формирователе 2 вычисляется сигналобращения числа на основе знаков обоихвходных операндов и кода операции; сложение или вычитание.В устройстве 3 управления формируются сигналы коммутации для коммутаторов 8и 16.ВЕРС = ВЕЩЛ х ВЕЩП х РСД (1)1 КСП = ВЕРС х ЗНА х ЗНВ (2)2 КСП = ВЕРСх ЗНАх ЗНВ . (3)ЗКСП . ВЕРСх ЗНАх ЗНВ (4)4 КСП = ВЕЩЛ х ЦЕЛПх ЗНАи РСД (5)1 КСЛ = ВЕЩЛ х ЦЕЛП х ЗНА х РСД (6)РАЗПР = 2 КСП х ЦПВ+ 1 КСП+ ЗКСП ххцПВ+4 КСП х цПц (7)РАЗРЛ =1 КСЛ х ццц+4 КСП х цПц, (8)где РСД - сигнал разрешения сдвига, формирующийся в узле 5 (вход 26-4 устройства 3);ЦПВ - циклический перенос в случаедвух вещественных чисел, формируемый вформирователе 4 (вход 26-5);ЦПЦ - циклический перенос в случае,когда одно из чисел - целое, формируемыйв формирователе 6 (вход 26 - 6);ВЕЩЛ, ВЕЩП, ЦЕЛП (вход 26 - 3);3 НА (вход 26-2);ЗНВ (вход 26-1);1 КСП - 4 КСП - сигналы коммутациисдвигов числа В;1 КСЛ - сигнал коммутации сдвигачисла А;РАЗРП - разрешение сдвига числа В;РАЗРЛ - разрешение сдвига числа А,Сигналы управления коммутаторовформируются все одновременно каждыйтакт, так как сумматор порядков работает вконвейерном режиме,Сигналы управления 1 КСП,2 КСП, ЗКСП,4 КСП, РАВРП необходимы для формирования сигналов сдвига числа В, а 1 КСЛ,РАЗРЛ - числа А.Необходимость нескольких сигналов:1 КСП, 2 КСП, ЗКСП, 4 КСП обусловлена различными ситуациями, реализуемыми сумматорами, функции и смысл которых указаныкиже.В формирователе 5 формируется сигналразрешения сдвига числа (РСЛ), Если РСЛ =О,о число при выравнивании порядков несдвигается.РСД = РСДЦ х РСДФЗг (9)При анализе целого числа формируется:РСДЦ = ПЦП х ЦЕЛП (10)При анализе вещественного числа формата 32 для случая, когда порядок минимальный:РСДФ = ПЦП х Ф 32 П х ВЕЩП х 5 В, (11)где сигналы поступают:ПЦП - по входу 27-3Ф 32 В, ВЕЩП, ЩЕЛП - по входу 27 - 15 В - по входу 27 - 3,Обозначим:П - полусумма;6 - перенос,Р - условия переноса через разряды.(24) Цифра перед обозначением Н, 6, Р указывает, какие пары разрядов участвует вформировании операции, первая цифра после буквенного обозначения указывает ко 5 личество разрядов, участвующих вформировании операции,вторая цифра - номер сумматора.Сумматор 7 складывает четыре младших разряда модулей порядка веществен 10 ных входных А и В чисел:1 С 21 = 2 А и 2 В + (2 А + 2 В) х 1 А х 1 В (12)ЗН 1 = 2 А+ ЗВ (1 3)131 = 1 А+ 1 В (14)231 = 2 А+ 2 В + 1 А х 1 В (15)15 331 = ЗН 1+ 1 С 21 (16)431 = (3 Н 1 х 1621) + 41 + 4 В + ЗА ххИхЗВ, (17)где разряды порядка числа 4 поступают повходу 32 - 1,20 разряды порядка числа В - по входу32 - 3.В коммутаторе В формируются сигналысдвига ВС 1 Л, 4 СДЛ, 2 СДЛ, 1 СДЛ (выход 31 -1) для сдвига числа А и ВСДП, 4 СДП, 2 СДП,25 1 СДП (выход 31-2) для сдвига числа В,СТР = 1 КСП х 2 КСП х ЗКСП (18)1 СДП = 2 АЗРП х (153 х 2 КСП ++ 456 х ЗНА), (26)где разряды сумм 151, 231, 351, 431 поступают по входу 30-2, разряды сумм 132, 232,352, 432 - по входу 30 - 4, разряды сумм 133,50 253, 353, 433 - по входу 30-5, разряды сумм155, 235, 335, 455 - по входу 30 - 6, разрядысумм 136,256, 356,456-по входу 30 - 7, ЗНА- по входу 30 - 3,1 КСП.2 КСП, ЗКСП, РАЗРП, РАЗРЛ по 55 ступают по входу 30 - 1.Сумматор 9 вычитает четыре младшихразряда модулей порядков вещественныхвходных чисел А и В при условии. что циклический перенос равен нулю.ЗНАК = ЗА =ЗВ (27)+ 4 В+ЗАхЗВ (32)где разряды порядка числа А поступают по . входу 23-2, разряды порядка числа В посту пают по входу 33-1,Сумматрр 10 вычитает четыре младшихразряда модулей порядка вещественныхвходных чисел А и В при условии, что цикли, ческий перенос равен 1, т.е, к младшему . разряду суммы прибавляется единица цик лического переноса 1 Р 13 = 1 А х 1 В (33)2 С 13 = 2 А+ 2 В (34)2 НЗ = 2 А+ 2 В (35)1 Р 23 =(1 А+1 В) х(2 А+2 В) (36)1 С 23 = 2 С 13 + 1 Р 23 (37)1 ЯЗ = 1 А+ 1 В (38)233 = гР 23+2 НЗ (39)333 = 2 С 13 + (1 Р 13 х 2 Н 3) + ЗН 2 (40)4 ЯЗ = (3 Н 2 х 1 С 23) + 4 Я 2 А, (41)где разряды порядка числа А поступают повходу 34-2, разряды порядка числа В - повходу 34-1.Сумматор 11 вычитает четыре старшихразряда модулей порядка вещественныхвходных чисел А и В для определения того,что разность порядков больше или равна 15.3 С 24 = 6 А х 6 В + (6 А + 6 В) х 5 А х 5 В (42)7 Н 4 = 7 А+ 7 В ,(43)834 А = 8 А + 8 В+ (7 А х 7 В) (44)534 = 5 А+ 5 В (45)634 = 6 А + 6 В (5 А х 5 В) (46)734 = 7 Е 4 = ЗС 24 (47)834 = (7 Н 4 х ЗС 24) + 834 А, (48)где разряды порядка числа А поступают повходу 35 - 1, разряды порядка числа В - повходу 35 - 2.Сумматор 12 складывает или вычитаетчетыре младших разряда модулей порядковвходных чисел вещественного А и целого Впри условии, что циклический перенос равен нулю,ЗНБ = ЗАЦ+ ЗПЦП (49)1 С 23 = 2 АЦ х 2 ПЦП + (2 АЦ++ 2 ПЦП)х 1 АЦх 1 ПЦП (50)435 С = 4 АЦ+ 4 ПЦП + (ЗАЦ х ЗПЦП) (51)135 = 1 АЦ+ 1 ПЦП (52)235 = 2 АЦ+ 2 ПЦП + (1 АЦ х 1 ПЦП) (53)335 = 1 С 25+ ЗН 5 (54)435 = (ЗН 5 х 1 С 25) + ЗЯБС, (55)где разряды АП поступают по входу 36 - 1,разряды ПЦП - по входу 36-2,Сумматор 13 вычитает четыре младшихразрядов модулей порядков входных чиселвещественного А и целого В при условий,чем циклический перенос равен 1, т.е. кмладшему разряду суммы прибавляетсяединица циклического переноса.1 Р 16 = 1 АЦ+ 1 ПЦП (56)5 2 С 16 = 2 АЦ х 2 ПЦП (57)2 И 6 = 2 АЦ+ 2 ПЦП (58)1 Р 26-(1 АЦ+ 1 ПЦП) х (2 ЦА+ 2 ПЦП) (59)1 С 26 - 2 С 16+ 1 Р 26 (60)136 = 1 АЦ+ ПЦП (61)10 2 Я 6 = 1 Р 16+ 2 Н 6 (62)336 = 2 С 16+(1 Р 16 х 2 Н 6)+ ЗНП (63)436 = (ЗН 5 х 1 С 26) + 435 С, (64)где разряды АЦ поступают во входу 37-1,разряды ПЦП - по входу 37-2,15 Сумматор 14 вычитает четыре старшихразряда модуля порядка вещественноговходного числа А из старшего разряда порядка целого входного числа В.537 = 5 АЦ+ 5 ПЦП (65)20 637 = (5 АЦ х 5 ПЦП) + 6 АЦ (66)3627 = 6 АЦ х 5 АЦ х 5 ПЦП (67)737 = 7 АЦ+ ЗС 27 (68)837 =(7 АЦ х ЗС 27)+ 8 АЦ, (69)где разряды АЦ поступают о входу 38-1,25 разряды ПЦП - по входу 38 - 2.Узел 15 обращает порядок входногочисла ААЦ= ЗНА+ А, (70)где =1 - 8ЗО Если разность порядков больше илиравна 15, в коммутаторе 16 формируютсясигналы БР 15 1 (выход 46 - 1) для числа А иБР 15 П (выход 45 - 2) для числа В, выдвигающие числа А, В за разрядную сетку, Сигна 35 лы БР 15 Л и БР 15 П формируютсякоммутацией результатов формирователе17 - 22, управляемых сигналом управленияна устройства 3.БР 15 П = РАЗРП х (2 БР 15 х 2 КСП +40 + 1 БР 15 х 1 КСП+ ЗБР 15 х ЗКСП++ ЦПЦ х 1 КСЛ (72)45 где СТР формируется по формуле (18),РАЗР формируется по формуле (7),РАЗРП,1 КСП,2 КСП,ЗКСП,4 КСП;1 КСЛпоступает по входу 45-1,ЦПЦ поступает по входу 45-2,50 1 БР 15 поступает по входу 45 - 3,2 БР 15 поступает по входу 45-4,ЗБР 15 поступает по входу 45-5,4 БР 15 поступает по входу 45 - 6,5 БР 15 поступает по входу 45 - 7,55 6 БР 15 поступает по входу 45 - 8,Формирователь 17 формирует сигналБР 15, указывающий, что разность порядкабольше или равна 15 при сложении модулей порядков вещественных входных чисел А и В, 1837282 12(87) 2 Р 21-(ЗА+ ЗВ) х (4 А+ 4 В) (73) 58 АВ = 5 А + 6 А + 7 А+ 8 А+ + 5 В + 6 В + 7 В + 8 В (74) 2621 = 4 А х 4 В + (4 А + 4 В) х ЗА х ЗВ (75) 1 БР 15 = 581 В+ 2 С 21+ 2 С 21+ + 2 Р 21 х 1 С 21 (76)где 1621 формируется как в формуле (12) Разряды порядка числа 1 поступают повходу 39 - 1, разряды порядка числа В - по Формирователь 18 формирует сигнал БР 15 при вычитания модулей порядка вещественных входных чисел А и В при условии, что циклический порядок равен нулю. 2622-4 Ах 4 В+(4 А+4 В) х ЗАх ЗВ (77) 2 Р 22 = (4 А+ 4 В) х (ЗА+ ЗВ) (78) . 1642 = 2 С 22 х 1 С 22 (79) 2 БР 15 =, 534 х 1642 + 634++ 734+834, (80) где 1622 формируется как в формуле (28). Разряды порядка числа А поступают повходу 40 - 2, разряды порядка числа В поступают по входу 40-.3, разряды суммы 34 поступают по входу 40 - 1.Формирователь 19 формирует сигналБР 15 при вычитании модулей порядков вещественных входных чисел А и В при условии, что циклический перенос равенединице.1643 = 1623 х 2 Р 22 + 2622 (81)ЗБР 15 = (534+ 634+ 7 Я 4++834) х 1643 х 534 х 634 хх 734 х 834 х 1643 (82)где 1623 формируется как в формуле (37),2622 формируетсякак в формуле (77),2 Р 22 формируется как в формуле (78),Разряды порядка числа А поступают повходу 41-2,разряды порядка числа В - по входу41 - 3,разряды суммы 34 - по входу 41 - 1,Формирователь 20 формирует сигналБР 15 при сложении модулей порядка входного вещественного числа А и входного целого числа В,58 АЦ = 5 АЦ+ 6 АЦ+ 7 АЦ+ 8 АЦ+ 5 ПЦП(83) 2 Р 2 = (4 ЦА+ 4 ПЦП) х (ЗАЦ+ ЗПЦП) (84) 2625 = 4 АЦ х 4 ПЦП + (4 АЦ+ +,4 ПЦП) х ЗАЦ х ЗПЦП (85) 4 БР 15 = 2 Р 2 х 1 С 25+ 2 С 25+ 58 АЦ (86)где 1 С 25 формируется как в формуле (50), Разряды АЦ поступают по входу 42 - 2, разряды ПЦП - по входу 42-1. Формирователь 21 формирует сигналБР 15 при вычитании модуля порядка входного вещественного числа А из целого числа В при условии, что циклический переносравен нулю, 1645 = 2625 ф 1625 х 2 Р 2 5 Б Р 15 =- 537 х 1645 + 637 ++ 737+ 8 Я 7, (88)где 2625 вычисляется по формуле (85),1625 вычисляется по формуле (50),2 Р 2 вычисляется по формуле (84).Разряды АЦ поступают по входу 43 - 1,разряды ПЦ поступают по входу 43-2,разряды суммы 37 поступают о входу43 - 3,Формирователь 22 формирует сигналБР 15 при вычитании модуля порядка входного вещественного числа А из целого числаВ при условии, что циклический переносравен единице.1646 = 2625 + 2 Р 2 х 1626 (89)6 БР 15 = (537+ 637+ 737++ 837) х 1646+ 5 Я 7 х 637 хх 737 х 837 х 1646 (90)где 2625 формируется как в формуле (85),2 Р 2 формируется как в формуле (84),1626 формируется как в формуле (60),Разряды АЦ поступают по входу 44 - 2,разряды ПЦП поступают по входу 44 - 3,разряды суммы 37 поступают по входу44 - 1,Сумматор порядков чисел состоит иэдвух базовых узлов 1 - 1 и 1 - 2, только в одинузел 1 - 1 по входу 23 - 5 подается ПЦП, а вдругой узел 1 - 2 по входу 23 - 6 (аналогичнорасположенному в базовом узле) подаетсяПЦЛ,Выходы 24-3 БР 15 Л, 24-4, БР 15 П, 24-5СДЛ, 24 - 6 СЛП соответственно двух базовых узлов соединены в инверсной фазе и роводным "и", как показано на фиг.1,Сумматор порядков чисел предназначен для вь 1 числения модуля разности порядков и формирования кода сдвига числа иполученной разности в случае, когда хотябы один из входных операндов вещественный.Сумматор порядков чисел формируетвиды сдвига операндов для выравниванияпорядков перед сложением мантисс операндов.В базовых узлах 1-1, 1 - 2 виды сдвигачисел В 8 СДП, 4 СЛП, 2 СЛП, 1 СЛП и кодысдвига числа А 8 СДЛ, 4 СДЛ, 2 СДЛ, 1 СДЛформируются непосредственно из модуляразности порядков, при условии, когда двавходных числа вещественные, либо одно иэчисел целое. При этом в узел 1 - 1 по входу23 - 5 подается целое число В, а в узел 1 - 2 повходу 23 - 6 - целое число А.Устройство 3 управления управляеткоммутатором 8 сдвига чисел и коммутатором 16 сигналов (БР 15), означающим, чторазность порядков больше или равна 15(может быть использован для расширения функциональныхх возможностей).5 10 15 20 30 35 40 45 50 55 Коммутатор 8 формирует сигналы сдвиг чисел А и В коммутацией сумм сумматоов 7, 9, 10, 12., 13 посредством сигналов, ормируемых в устройстве 3 управления.Коммутатор 16 формирует сигнал (Б Р 15) ля левого и правого чисел коммутаций реультатов, формируемых в узлах 17 - 22, поредством сигналов формируемых в стройстве 3 управления,Во входном сумматоре 20 порядков нет оммутатора сборок нулей и коммутатором орядка целого и вещественного чисел. Таким образом, порядок целого числа поступат непосредственно на сумматоры, ычисляющие модуль разности порядков, ет шифратора, получающего сдвиг числа 1 з модулл разности порядков. Таким обраом, сдвиги чисел получаются непосредстенно с коммутатора сдвигов. Это озволяет ускорить работу как сумматора, ак и всего устройства сложения в целом.Все входящие в устройство сложения зль синхронизированы единой системой инхронизации. Формула изобретения Сумматор порядков чисел, содержаий базовый узел, включающий в себя ормирователь сигнала обращения числа, стройство управления, формирователь иклического переноса, формирователь игнала разрешения сдвига числа, два суматора, два коммутатора, две управляющие ходные шины, три информационные входные шины, три выходные шины, первая упавляющая входная шина соединена с , правляющим входом формирователя сигнала обращения числа, к первому и второму йнформационным входам которого, первоу и второму информационным входам уст,ройства управления подключены соответственно вторая и первая информационные входные шины, вторая управляющая шина соединена с управляющими входами устройства управления и формирователя сигнала разрешения сдвига числа, к первому и второму информационным вхоам которого подключены соответственно вторая и третья информационные входные шины, выход формирователя сигнала разрешения сдвига числа соединен с третьим информационным входом устройства управления, выход которого подключен к управляющему входу первого коммутатора и первому управляющему входу второго коммутатора, первый информационный вход первого коммутатора соединен с выходом первого сумматора, выход второго сумматора подключен к первому входу формирователя циклического переноса, вы. ход которого соединен с четвертым информационным входом устройства управления, выход формирователя сигнала обращения числа соединен с первой выходной шиной, отличающийся тем,что,сцелью повышения быстродействия за счет сокращения логических уровней, введены второй базовый узел, дополнительная информационная входная шина, три дополнительные выходные шины, а в каждый базовый узел включены дополнительный формирователь циклического переноса, пять дополнительных сумматоров, узел обращения порядка числа, шесть формирователей информационного сигнала, причем в первом базовом узле первая информационная входная шина соединена с первым информационным входом второго сумматора, с вторыми информационными входами основного первого и второго дополнительных сумматоров, первого коммутатора и входом узла обращения порядка числа, выход которого подключен к второму информационному входу дополнительного формирователя циклического переноса, к первым информационным входам третьего, четвертого и пятого дополнительных сумматоров пятого формирователя информационного сигнала и к вторым информационным входам четвертого и шестого формирователей информационного сигнала, вторая информационная входная шина подключена к первым входам первого основного, первого и второго дополнительных сумматоров и к второму входу второго сумматора, третья информационная входная шина соединена с первым информационным входом дополнительного формирователя циклического переноса, с вторыми информационными входами третьего, четвертого и пятого дополнительных сумматоров и пятого формирователя информационного сигнала, с первым входом четвертого и с третьим входом шестого формирователей информационного сигнала, во втором базовом узле первая управляющая входная шина соединена с управляющим входом формирователя сигнала обращения числа, к первому и второму информационным входам которого, первому и второму информационным входам устройства управления подключены соответственно первая и вторая информационные входные шины, вторая управляющая входная шина соединена с управляющими входами устройства управления и формирователя сигнала разрешения сдвига числа, к первому и второму информационным входам которого подключены соответственно первая и дополнительная информационные входные шины, выход формирователя сигнала разрешения сдвига40 числа соединен с третьим информационным входом устройства управления, выход которого подключен к управляющему входу первого коммутатора и к первому управляющему входу второго коммутатора, первый информационный вход первого коммутатора соединен с выходом первого сумматора, выход второго сумматора подключен к первому входу формирователя циклического переноса, выход которого соединен с четвертым информационным входом устройства управления, вторая информационная входная шина соединена с первым информационным входом второго сумматора, с вторыми информационными входами первого основного, первого и второго дополнительных сумматоров, первого коммутатора и входом узла обращения порядка числа, выход которого подключен к второму информационному входу дополнительного формирователя циклического переноса, к первым информационным входам третьего, четвертого и пятого дополнительных сумматоров, пятого формирователя информационного сигнала и к вторым информационным входам четвертого и шестого Формирователей информационного сигнала, первая информационная входная шина подключена к первым входам первого основного, первого и второго дополнительных сумматоров и к второму входу второго сумматора, дополнительная информационная входная шина соединена с вторым информационным входом формирователя сигнала разрешения сдвига числа, с первым информационным входом дополнительного формирователя циклического переноса, с вторыми информационными входами третьего, четвертого и пятого дополнительных сумматоров и пятого формирователя информационного сигнала с первым входом четвертого и с третьим входом шестого формирователей информационного сигнала, выход формирователя сигнала обращения числа соединен с первой дополнительной выходной шиной, при этом в каждом базо 5 10 15 20 25 30 вом узле выход первого дополнительного сумматора подключен к второму информационному входу формирователя циклического переноса и третьему информационному входу первого коммутатора, четвертый информационный вход которого соединен с выходом второго дополнительного сумматора, выход второго сумматора подключен к первым информационным входам второго и третьего формирователей информационного сигнала, выход третьего дополнительного сумматора соединен с четвертым информационным входом дополнительного формирователя циклического переноса и с пятым информационным входом первого коммутатора, шестой информационный вход которого подключен к выходу четвертого дополни-, тельного сумматора, выход пятого дополнительного сумматора соединен с третьими информационными входами дополнительногоо формирователя циклического переноса и пятого формирователя информационного сигнала и с первым информационным входом шестого формирователя информационного сигнала, выходы всех формирователей информационных сигналов соединены с соответствующими информационными входами второго коммутатора, первый вход первого коммутатора, первый вход первого коммутатора первого базового узла и второй выход первого коммутатора второго базового узла соединены с второй выходной шиной, второй выход первоо коммутатора первого базового узла и первый выход первого коммутатора второго базового узла соединены с второй дополнительной выходной шиной, первый выход второго коммутатора первого базового узла и второй выход второго коммутатора второго базового узла соединены стретьей выходной шиной, второй выход второго коммутатора первого базового узла и первый выход второго коммутатора второго базового узла соединены с третьейдополнительной выходной шиной.