Сумматор по модулю три
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1830528
Автор: Супрун
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 19) ( 830528 1)5 6 7/4 ЕНИ СВИДЕТЕЛЬСТ ОРСК У задаюодами Х ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(71) Белорусский государственный университет им. В,И,Ленина(56) Авторское свидетел ьство СССР В 1381488, кл. 6 06 Р 7/49, 1986,(опубл. 1988)Авторское свидетельство СССР М 1564613, кл, 6 06 Р 7/49, 1988 (опубл.1990).(54) СУММАТОР ПО МОДУЛЮ ТРИ (57) Изобретение относится к области вычислительной техники и микроэлектроники и предназначено для систем контроля, применяемых в автоматике и вычислительной технике. Цель изобретения - упрощение конструкции и повышение быстродействия сумматора по модулю три. Поставленная Изобретение относится к вычислительной техники и микроэлектроники и предназначено для систем контроля, применяемых в автоматике и вычислительной технике.Цель изобретения - упрощение сумматора по модулю три.На чертеже представлена схема сумматора по модулю три.Сумматор по модулю три содержит ма-. жоритарный элемент с порогом два 1, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3, четыре входа 4, 5, 6 и 7, два выхода 8 и 9.Сумматор работает следующим образом.Суммируемые операнды Х и тся двухраэрядными двоичными к цель достигается тем, что сумматор по модулю три с приводимыми операндами содержит мажоритарный элемент с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре входа и два выхода. Сложность сумматора по числу входов логических элементов равна 10, а быстродействие, определяемое глубиной схемы, равно 2 г, где т - задержка на вентиль. Сумматор работает следующим образом. На входы поступают двоичные переменные х 1, у 1,х 2, у 2, представляющие собой младшие и старшие разряды суммируемых операндов Х и У соответственно; на выходах реализуются логические функции 21 и Е 2, где Ъ - младщий разряд, а Е 2 - старший разряд операнда Е и Л = Х+ У (п 1 об 3). 1 ил., 1 табл,=х 2 х 1, У = у 2 у 1, где х 1, у 1 - младшие разряды операндов, а х 2, у 2 - старшие разряды операндов, т,е. Х=х 12 х 2 и У = у 1+ 2 у 2.В соответствии с выбранным модулем Р = 3 каждый операнд может принимать следующие значения: 0 (00), 1 (01) и 2 (10). Результатом работы сумматора по модулю три является операнд Е, заданный двухразрядным кодом 7 - 22 р, где Е = г 1+ 222.На входы 45 сумматора псдаются значения младших разрядов операндов х 1 и у 1 соответственно: на входы 6, 7 - значения старших разрядов операндов х 2 и у 2 соответственно; на выходе 8 реализуется младщий разряд г 1, а на выходе 9- старший разряд 22 операнда Е, где Е - Х + У (п)об 3)., Кол а при ГКНТ СС роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагари Заказ 2522 Тираж ВНИИПИ Государственного коми 113035, МоскПодписноеа по изобретениям и открытиЖ. Раушская наб 4/5
СмотретьЗаявка
4908366, 04.02.1991
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИМ. В. И. ЛЕНИНА
СУПРУН ВАЛЕРИЙ ПАВЛОВИЧ
МПК / Метки
МПК: G06F 7/49
Опубликовано: 30.07.1993
Код ссылки
<a href="https://patents.su/3-1830528-summator-po-modulyu-tri.html" target="_blank" rel="follow" title="База патентов СССР">Сумматор по модулю три</a>
Сумматор с контролем
Номер патента: 788108
Опубликовано: 15.12.1980
Авторы: Бугаенко, Корнейчук, Носаль, Савченко, Тарасенко, Торошанко
МПК: G06F 7/50
...1 (гь 1)-го порогового элмента, выход переноса (+1)-го одноразрядно.го сумматора соединен с четвертым инверснымвходом с весом 2 .го порогового элементаи четвертым входом с весом 2 (+1)-го порогового элемента,На фиг. 1 изображена функциональная схема -го и (+1)-го разрядов сумматора; на фиг. 2 - таблица, поясняюшая работу сумматора.Устройство содержит и одноразрядных сумматоров 1, соединенных последовательно цепями переноса. Входь каждого одноразряд. ного сумматора 1 подключены ко входам соответствуюших разрядов операндов. Ко вхо. дам и выходам каждого -го 1и (1+1)-го 1. (+1) одноразрядных сумматоров подключены два девятивходовых пороговых элемента 2. ы+Ь - значения соответственно -го и (+1)-го разрядов входных операндов;- значение...
Вычислительное устройство
Номер патента: 957203
Опубликовано: 07.09.1982
Авторы: Бессалах, Дейч, Луцкий
МПК: G06F 7/38
Метки: вычислительное
...быст 5 Ьродействия устройства,Поставпеннея цель достигается тем,что в кждый 1 -Й вьчисгц(еп ньтй бпоквведены второй, третий, четвертый регистРЫ МНОжИМОГО, ВТОРОЙ, тРЕтИЙ, ЧЕТВЕРтЫйтпятый, шестой, седьмой и восьмой регист:-.РЫ МНОжнтЕПЯ, ВТОРОЙ(ТРЕТИтй и ЧЕГВЕРТЫЙрегистры частичных произведений, пег-р.ВтОрсй, трЕтИй И ЧЕтВЕОТЫЙ рЕГИСтрът ПЕреносов, первый, второй, третий, четвер-."тый И ПЯТЫЙ РЕГИСТРЫ ПОПРаВОК ПЕОВН,второй, третиР, четвертый и пятый регист"ры результате, первый, второй, третий ичетвертый регистры переносе резупьтете,первый, второй, третий и четвертый регистры веса очередной цифры множи=.МОГО, ПЕРВЬтйт ВТООЙ И ТРЕТИЙ РЕГИСТРЫпромежуточного резупьтете, первый и второй триггеры делителя, первый, второйтретий,...
Комбинационный двоичный сумматор
Номер патента: 1040605
Опубликовано: 07.09.1983
Авторы: Нестерук, Потапов, Черкащенко
МПК: H03K 23/00
Метки: двоичный, комбинационный, сумматор
...второго операнда; от которого к этому времени в динамических ловушках остаются только переносы в старшие разряды. В течение второго такта сложения результат,первого поразрядного суммирования по модулю 2 взаимодействует с ЦМД-переносов, образует результат второго суммирования по модулю 2, который сдвигается еще на один разряд в сторону младших разрядов по отношению к начальному положению второго операнда, от которого к этому моменту времени остаются переносы в старшие разряды, образующиеся в результате суммирования по модулю 2, и так далее до момента времени, когда в динамических ловушках не останется ЦМД-переносов, что говорит об окончании процесса суммирования. Процесс образования результата споже - ния и переноса в старший...
Комбинационный двоичный сумматор
Номер патента: 951710
Опубликовано: 15.08.1982
Авторы: Бахтинов, Нестерук, Потапов
МПК: H03K 23/00
Метки: двоичный, комбинационный, сумматор
...сложения результат первого поразрядного суммирования по (ггсд 2 взаимодействует с Цц 1-переносом на выходах динамических повушек, образует результат вгорого суммирования по вод 2 который при этом сдвигается еше на один разряд в сторону младших разрядов по отношению к начальному положению второго операнда, от которого к этому моменту времени остаются переносы в старшие разряды, образующиеся в результате этого суммирования по иод 2, и так далее до момента времени, когда в динамических ловушках не останется Ш%1-переносов что говорит об окончании процесса сложения.Таким образом, через два такта с момента поступления первого операнда в1 сумматор на его выходе в позиции 1 появляется младший разряд суммы, еше через такт - следуюший по порядку...
Устройство для сложения чисел в дополнительном коде
Номер патента: 1784972
Опубликовано: 30.12.1992
Авторы: Ермаков, Заболотный
МПК: G06F 7/50
Метки: дополнительном, коде, сложения, чисел
...разрядность операндов), входы а, Ь операндов одноразрядных сумматоров 1,.,4 с первого по (и)-й соединены с входами 7 соответствующих разрядов первого (а) и второго (Ь) операндов устройства ( =, 1; п), а выходы суммы (Я) соединены с выходами 8 соответствующих разрядов результэта устройства, выходы Сн 1 переноса -го одноразрядного сумматора ( = 1 п), соединенные входами переноса (3+1)-го одноразрядного сумматора, выход Сп+1 перенаса и-го одноразрядного сумматора соединен с входом переноса дополнительного одноразрядного сумматора 6, входы операндов которого (ап+1, Ьп+1) соединены соответственна с входами ойерандов ав, Ьп и-го одноразрядного сумматора 5 и подключены к входам 9 знаковых разрядов входного операндов, выход суммы...
Предыдущий патент: Устройство для синхронизации вычислительной системы
Следующий патент: Устройство для деления чисел
Случайный патент: Резцовая головка