Сумматор по модулю три

Номер патента: 1764067

Опубликовано: 23.09.1992

Авторы: Наркович, Погуда, Шпилевский

МПК: G06K 9/00

Метки: последовательностей, распознавания, случайных

...входов умножителя 11, другой информационный вход которого присоединен к четвертому выходу блока постоянной памяти 2, Выход умножителя 11 присоединен к первому информационному входу первого сумматора 12, второй информационный вход которого присоединен к третьему выходу блока постоянной памяти 2. Выход первого сумматора 12 подключен к первым информационным входам сумматоров четвертой группы 13, к вторым информационным входам которых присоединены выходы сумматоров третьей группы 9. Выходы сумматоров четвертой группы 13 подключены к информационным входам группы накапливающих сумматоров 14, выходы которых присоединены к группе информационных входов вычислителя 15, выходом подклю 45 50-,игп; ргп - ее среднее значений; т - индекс 5 10 15 20...

Номер патента: 708346

Опубликовано: 05.01.1980

Автор: Камень

МПК: G06F 7/00

Метки: многофункциональный, модуль

...обрезом.При использовании модуля в качествесхемы сравнения на входы 23 модуляподается первое сравниваемое число, непервый упраиикфший вход 20 - сигналразрешения для передачи информации через элементы ИЛИ-НЕ 10-13 ко входамЗ 0триггеров 15-18.Принятое число срввнивается с числом,поступающим через вход 19 модуля.Коммутатор 4 коммутирует триггерыкак счетчик с постоянным коэффициентомпересчета. При достижении равенства появляется сигнал на выходе 22.При работе модуля в качестве сумматора десятичных чисел на входы 23 модуля подаются слагаемые, а нв вход 24 40сигнал переноса предыдущего модуля.Триггеры 3 запоминают результаты суммирования при подаче единичного сигнелвна вход 21.45 При работе модуля в качестве счетчика с изменяемым...

Номер патента: 824204

Опубликовано: 23.04.1981

Авторы: Евдокимов, Лисник, Морозовский, Пивен, Пухов, Стасюк

МПК: G06F 7/50

Метки: обратимый, п-разрядный, сумматор

...подсоединены к выхс;ам вторых сумматоров 2 по модулю два и через первый или второй элемент задержки - к полюсам слагаемых одноразрядных сумматоров 1 и первым входам соответствующих первых сумматоров 2 по модулю два. Выходы элементов И 4 каждого разряда соединены со вторыми входами соответствующих первых сумматоров по модулю два последующего разряда.Выход переноса каждого одноразрядного сумматора 1 подключен к третьему входу последующего разряда одноразрядного сумматора 1.Работу обратимого и-разрядного сумматора поясним на примере опредеч, ч ч ления суммы 5=а+Ь первой а=5-Ь и второй Ь=ь-а разрядностей чисел 5, а, Ь, представленных в разрядной формелч Я: ьО-п с1 е 111 При этом в обратимом п-разрядном сумматоре сумма реализуется на...

Номер патента: 945861

Опубликовано: 23.07.1982

Авторы: Аспидов, Витер, Козюминский, Мищенко, Терешко

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...Х 4 О О Х 1 Х 2 ХЗ Х 4 Х 5 О 0 Х 5 Хб О о хб О.О Х Х 2 ХЗ+Х 4 Х 5 Хб 0 0 0 Х Х 2 ХЗ 0 Х 4 Х 5 Хб 0 0 О 6 3+2+1 Х 1 Х 2 ХЗ+Х 4 Х 5+Хб 0 0 О О 0 0 Хб Х 1 Х 2 ХЗ Х 4 Х 5 0 7 31+ Х Х 2 ХЗ+Х 4+Х 5+Хб О 0 Хб 0 0 О Х 5 Х Х 2 ХЗ Х 4 О О 8 2+2+2 Х 1 Х 2+ХЗ Х 4+Х 5 Хб 0 0 О Х Х 2 . 0 0 .ХЗ Х 4 0 Х 5 Хб 02+2+1+ Х Х 2+ХЗ Х 4+Х 5+Хб 0 0 Хб Х 1 Х 2 0 0 ХЗ 4 О Х 5 О 0 Х Х 2+ХЗ+Х 4+Х 5+Хб 0 Х 5 Хб Х 1 Х 2 0 0 10 2+1+1+К+кХЗ+Х 4+Х 5+Хб Х 4 Х 5 Кб Х 2 0ю Х 0 Ющ 0 ХЗ 0 О 0 О Зная комбинацию входных сигналов, необходимую для настройки многофункционального логического модуля на реализацию определенного типа бесповторной Функции, легко определить комбинацию входных сигналов для реализации любого другого типа бесповторной функции данного вида, Если, например,...

Номер патента: 1233154

Опубликовано: 23.05.1986

Авторы: Каревский, Краснобаев, Панков, Фоменко

МПК: G06F 7/72

Метки: возведения, квадрат, модулю, чисел

...возведения чиселв квадрат по модулю Р работает следующим образом,При определении квадрата числа ввещественной области на вход 1 устройства поступает двоичное число А,которое через блок 8 элементов ИЛИпоступает на вход дешифратора 9. 54 3С выхода дешифратора 9 операнд Ав унитарном коде через определенныйэлемент ИЛИ 10 поступает на соответствующий вход шифратора 11, С выходашифратора 11 результат операции А(шоо Р) поступает на выход 3 устройства.При определении квадрата числа вкомплексной области на вход 2 устрой-.фства поступает двоичное число А == а + Ь,Значение Ь в двоичном кодепоступает на первый вход блока 5 умножения, с выхода которого значение ЬР,одновременно с значением а, поступает на вход сумматора 7. С выхода сумматора 7...