Устройство для последовательного выделения единиц из двоичного кода

(50 4 С 06 Р 9/46 ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ нальных возможностей устройства путем обеспечения реверсивного считывания информации с разрядов входного регистра. В устройстве регистр,первая группа элементов И, элементИ, элемент ИЛИ, в том числе и вновьвведенные элементы И второй группы,которые подключены к разрядам симметрично элементам И первой группы,группа элементов ИЛИ и триггер управления, под воздействием управляющих команд прямого или реверсивногосчитывания и при наличии тактовыхсигналов опроса обеспечивают последовательное выделение единиц издвоичного кода как в прямом направлении (от первого разряда к последнему), так и в реверсивном (от последнего разряда к первому). 1 ил. ГООУДАРОТЕННЫй КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР В 922745, кл. С 06 Р 9/46, 1982.Авторское свидетельство СССР В 1091164, кл. С 06 Р 9/46, 1983, (54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ ЕДИНИЦ ИЗ ДВОИЧНОГО КОДА(57) Изобретение может быть использовано для считывания цифровой информации с магнитных запоминающих устройств ленточного типа, работающих как в режиме прямого, так и обратного воспроизведения. Целью изобретения является расширение функцио 9012364811Изобретение относится к вычисли-тельной технике и может бьггь использовано в системах аппаратного контроля средств вычислительной техники,в ассоциативных запоминающих устройствах, н устройствах сопряжения цифроных вычислительных машин с магнитными запоминающими устройствами ленточного тина, работающими как в режиме прямого, так и обратного воспрсизведения.Целью изобретения является расширение функциональных возможностейза счет обеспечения последовательного выделения единиц из двоичногокода как в прямом, так и в реверсивном направлениях,На чертеже представлена функциональная схеиа устройства.Устройство содержит регистр 1,первую группу элементов И 2-2элемент И 3, элемент ИЛИ 4, информационные входы 5 устройства, тактовыйвход 6 устройства, информационныевыходы 7 устройства, вторую группуэлементов И 8 -8, группу элементовИЛИ 9 -9, триггер 10, вход 11 пряиого, вход 12 реверсивного считывания.Устройство работает следующимобразом.В исходном состоянии триггерывходного регистра 1 находятся в нулевом состоянии, в результате чегона выходе элемента ИЛИ 4 имеетсясигнал логического куля. Сигналпоступая на вход элемента И 3, запрещает прохождение через него импульсов с входа б для опроса состояния регистра 1. Триггер 10 находитсяв произвольном состоянии.Заблаговременно, до момента окончания установки в состояние логической единицы любого иэ раэрядон регистра 1, триггер 10 должен бытьустановлен в необходимое состояниепрямого или реверсивного считывания.кратковременной подачей на один изсоответствующих входов 11 или 12устройства сигнала логической единицыПри записи во входной регистр 1двоичного кода, содержащего хотябы одну логическую одиницу, на выходе элемента ИЛИ 4 появляется сигнал,разрешающий прохождение тактовыхимпульсов с входа 6, Предположим,что триггер 10 логической единицейна управляющем входе 12 устройства 81 3установлен в состояние логическогонуля, что соответствует режиму реверсивного считывания, а во входнойрегистр 1 записан код 10 10. Так кактриггер 10 находится в состоянии логического нуля, разрешающий сигналподается на входы всех элементовгруппы И 8,-8, соединенные с триггером 1 О, а на нходы всех элементовгруппы И 2,-2, соединенные с триггером 10, подается запрещающий сигнал. Поэтому независимо от состоянийразрядов регистра и прочих элементов участвуют в передаче информациитолько элементы группы И 8 -8 ь. Таккак п-й разряд регистра 1 находитсяв состоянии логического нуля, сигналлогического нуля с его единичного:выхода является запрещающим для элемента И 8, сигнал логической единицы с его инверсного выхода является разрешающим для всех элементовгруппы И 8, начиная с И 8 , . Разряд3 регистра 1 находится в состояниилогической единицы. Сигнал логической единицы с единичного выхода разряда 3 регистра 1 является разрешающим для элемента И 8, а сигнал логического нуля с его инверсноговыхода является запрещающим для элементов И 8, 8, поэтому первыйтактовый импульс производит выделение опрос) только третьего разрядарегистра 1, находящегося в единичномсостоянии. Вьделенный тактовый импульс третьего разряда с выхода элемента И 81 второго блока элементов Ипоступает на вход элемента ИЛИ 9блока элементов ИЛИ, затем на выходустройства и одновременно обнуляеттретий разряд регистра. Обнулениеданного разряда регистра позволяетподготовить последующие второй ипервый разряды регистра для ихопроса и выдачи с соответствующего элемента ИЛИ блока на выход 7устройства, Второй тактовый импульспроводит опрос и вьделение импульсас элемента И 8 второго блока элементов И и через элемент ИЛИ 9 блокаэлементов ИЛИ выдает информацию навыход 7, одновременно происходит обнуление первого разряда регистра 1.После обнуления регистра 1 на выходе элемента ИЛИ 4 появляются сигналлогического нуля, который запрещаетпрохождение тактовых импульсов свхода б через элемент И 3 для опроса и ньделения единиц входного кода.3 123 б 4Устройство готово к выделению следующего входного кода, хранимого, например, в ОЗУ и подаваемого на входы 5 устройства.Если перед началом рабочего цикла триггер 10 установлен в состояние логической единицы, что соответствует режиму прямого считывания, то задействованными в передаче информации на выход 7 устройства окажутся 10 элементы И 2-2 второго блока элементов И и элементы ИЛИ 91-9блока элементов ИЛИ. Опрос разрядов регистра 1 проходит поочередно, начиная с первого и заканчивая й-ы . Это следует из принципа симметрии, примененного при построении соединений выходных цепей устройства.После окончания цикла прямого 20 опроса устройство готово к выделению следующего входного кода.Формула изобретения25Устройство для последовательного выделения единиц из двоичного кода, содержащее регистр, первую группу элементов И, элемент И и элемент ИЛИ, причем единичные. входы регистра являются информационными входамиЗО устройства, единичные выходы разрядов регистра соединены с первыми входами одноименных элементов И первой группы, инверсный выход каждого 1.-го= 1 и, где и - разрядность кода) разряда регистра соединен с соответствующим входом (+1)-го и последующих элементов И первой 81 4группы, тактовый вход устройствасоединен с первым входом элемента И,второй вход которого соединен с выходом элемента ИЛИ, входы которогосоединены с единичными выходами регистра, о т л и ч а ю щ е е с ятем, что, с целью расширения фуякциональных возможностей за счет обеспечения последовательного выделенияединиц из двоичного кода как в прямом, так и в реверсивном направле-,ниях, в него введены вторая группаэлементов И, группа элементов ИЛИ,триггер, причем первые входы-хэлементов И второй группы соединеныс единичными выходами одноименныхразрядов регистра, выходы -х элементов И первой и второй групп соединены с соответствующими входамиодноименных элементов ИПИ группы,выходы которых являются выходамиустройства и соединены с входамисброса одноименных разрядов регистра, нулевой выход триггера соединенс вторыми входами элементов И второйгруппы, единичный выход триггерасоединен с соответствующими входамиэлементов И первой группы, третьивходы элементов И второй группы соединены с выходом элемента И, 1-й инверсный выход регистра соединен ссоответствующими входами (1-1)-гои последующих в сторону уменьшенияномера разряда элементов И второйгруппы, вход прямого считыванияустройства соединен с единичным входом триггера, вход реверсивного счи.тывания устройства соединен с нулевым входом триггера.1236481 Составитель Г.ПономаревТехред М,Коданич Корректор В.Бутяг Редактор Г.Волков аказ 3092/52 раж 671 Государственного ком делам изобретений и Москва, Ж, Раушск Подписноетета СССР ВНИИПИ п 13035