Устройство для последовательного выделения единиц из двоичного кода

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ИСАНИЕ ИЗОБРЕТ АВТОРСН ЕЛЬСТ У 4 П. Руктво СССР6, 1982.о СССР6, 1983ДОВАТЕЛЬДВОИЧНОГО ПОСЛЕ пользовано в нающих устро микроп рог раммнбора приори ОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(54) УСТРОЙСТВО ДЛЯНОГО ВЫДЕЛЕНИЯ ЕДИНКОДА(57) Изобретение относится к вычислительной технике и может быть исассоциативных запомийствах, в устройствахого управления и выета. Цель изобретения -, ЯО 1208553 расширение функциональных возможностей, которая достигается введением новых блоков и функциональных связей, позволяющих осуществлять временное распределение выделяемых. единиц с переменными интервалами в соответствии с заданной программой. Устройство содержит регистры, счетчики, формирователи импульсов, блок сравнения, блок памяти, эле,менты задержки, элементы И, элемен ты ЗАПРЕТ, элементы ИЛИ. Расширение функциональных возможностей достигается введением элементов задержки, трех элементов И, двух элементов ИЛИ, трех формирователей импульсов, двух счетчиков, блока памяти, второго регистра и блока сравнения. 1 ил.Изобретение относится к вьгчислительцой технике и может быть использовано в ассоциативных запоминающихусгройствах, в устройствах микрокомандного управлеция и выбора приоритета.Целью изобретения является расширение дуыкциональных возможностей устройства для последовательного выделения единиц из двоичного кода за счет временного распределения выделяемых единиц с переменными интервалами в соответствии с заданной программой.На чертеже приведена блок-схема предлагаемого устройства.Устройство содержит счетчик блок 2 памяти, регистр 3, блок сравнения, счетчик 5, формирователь 6 импульсов, элемент 7 задержки, элемент ИЛИ 8, элементы И 9 И 10, элемент ИЛИ 11, элемент 12 задержки, формиров атель 13 импульсов, генератор )ь импульсов, формирователь 15 импульсов, регистр 16, элементы Иль) 17 группы, элемент ЗАПРЕТ 18 группы, элементы И 19 группы, блок 20 задержки, элемент 21 задержки, элемент И 22.)О 25 Устройство работает следующим образом;Каждой требуемой комбинации двоичного кода, из которого выделяются единицы, соответствует заданная последовательность временных интервалов, 35 которая предварительно записана в блоке 2 памяти, в определенной зоне его памяти, задаваемой на .чельним адресом. Код начального адреса соо гветствующей зо"и аяи подается через кодовые:дходы усг- ройства и группу входов счетчика 1, Одновременно по первым информационным входам устройства в регистр 16 записывается двоичный код, и соответ свующие триггеры 16 устанавливаются в единичное состояние, При этом ближайший к первому (или первый )6-1) разряд кода, имеющий единичное состояние, получает приоритет над 50 всеми последующими разрядами. Сигнал с прямого выхода триггера 16 каждого разряда с единичным значением поступает на прямой вход соответствующего элемента ЗАПРЕТ 18 и на вхоп пос.чедовательной цепи из элементовИПИ 17, С выходов соответствующих,элементов ИПИ 17 сигналы подаются на инверсные входы последующих элементов ЗАПРЕТ 18, закрывают их и тем самым отключают цепи прямых выходов триггеров 16 всех последующих разрядов первого регистра. Так как все разряды кода, предыдущие по отношению к ближайшему разряду с единичным значением, находятся в нулевом состоянии, то управляемый этим ближайшим разря-. дом элемент ЗАПРЕТ 18 открывается и подает единичный сигнал на первый вход соответствующего элемента И 19. Таким образом, при подаче входного кода в регистр 16 после окончания переходных процессов каждый предыдущий разряд с единичным значением имеет приоритет перед всеми предьдушими разрядами и единичный сигнал присутствует только на одном из элементов И 19, соответствующем разряду большого приоритета, Если в единичном состоянии находится первый разряд 16-1, который имеет наивысший приоритет, то сигнал с выхода триггера 16-1 поступает на первый вход первого элемента И 9-1, закрывает элемент ЗАПРЕТ 18-1 и через последовательную цепь элементов ИЛИ 17-1 17-(К) закрывает все по следующие элементы ЗАПРЕТ 18-218-(К). После записи двоичного кода в разрядах 16 регистра формируется потенциальный сигнал на выходе последнего элемента ИЛИ 17-(К-, который. подается на входьь элементаа И 22 через элемент 21 задержки. Элемент 21 задержки учитывает время переходных процессов выборки приоритетного разряда 16 с единичным значением, Элемент И 22 открывается и потенциальный сигнал с его выхода подготавливает к открыванию элементы И 19 и 10 и подается на формирователь 15, Элемент И 10 разрешает прохождение сигналов для управления счетчиком ) адреса и считывания информации из блока 2 памяти. Импульс с выхода формирователя )5 1 ерез элементы ИЛИ 11 и задержки 12 устанавливает в нулевое состояние регистр 3, счетчик 5 и открывает элемент И 10, Импульс с выхода элемента И О подается на счетный вход счетчика 1, увеличивает его содержимое на единицу и через элемент задержки 7 подается на вход считывания информации из блока 2 памяти. На выходах счетчика 1 уста35 3 12085навливается адрес первой ячейки данной зоны памяти блока 2, где записана программа временных интервалов. Из блока 2 памяти импульсомс выхода элемента 7 задержки считывается код первого временногоинтервала, который записывается врегистр 3. С выходов регистра 3 этоткод подается на первые, входы блока 4 сравнения и через элемент ИЛИ 8открывает элемент И 9, При этомвыход генератора 14 импульсов подключается к счетному входу счетчика 5. Генератор 14 генерирует импульсы с частотой, определяемой заданной единицей измерения временныхинтервалов. Импульсы генератора 14последовательно заполняют счетчик5, сигналы с выходов которого подаются на вторые входы блока 4 сравнения. При совладении кодов, отличных от нулевых, на входах блока 4сравнения, т.е. по окончании выработки первого временного интервала от момента записи двоичного кодав разряды 16 первого регистра, блок4 сравнения выдает сигнал, которыйподается на формирователь 13 импульсов. С выхода формирователя 13импульс считьвания поступает на ЗОтретьи входы элементов И 19. Приэтом открьвается только один из элементов 19, подготовленный к открыванию сигналом с ближайшего разря 1да кода с единичным значением. Навыходе этого элемента И 9 и на выходе устройства появляется сигнал,соответствующий первой выделеннойединице с заданным интервалом. Приэтом на других выходах устройства сиг 40налы отсутствуют. Сигнал с выходаэтого открытого элемента И 19 подается на блок 20 задержки, который задерживает его на время действия импульса считьвания формирователя 13, 45затем обнуляет соответствующий разряд 16 первого регистра и подаетсяна вход элемента ИЛИ 11, После обнуления данного разряда 16 снимаетсязапрещающий сигнал с инверсных вхо-. 50дов всех элементов ЗАПРЕТ 18, предшествующих следующему единичномуразряду кода, который получаетприоритет над всеми последующимиразрядами кода и подготавливает к 55открьванию соответствующий ему элемент И 19. Параллельно импульс,поданный с выхода блока 20 задерж 53 4ки, через элемент ИЛИ 11, элемент12 задержки обнуляет регистр 3,счетчик 5, при этом закрьваетсяУэлемент И 9 и генератор 14 отключается от счетчика 5, и через элемент И 10 снова подается на счетныйвход счетчика 1, Содержимое счетчика 1 увеличивается еще на единицу,что соответствует адресу следующейячейки зоны памяти, где записан кодвторого временного интервала. Этотадрес подается на входы блока 2 памяти, и описанный процесс повторяется до тех пор, пока не будут выделены все единицы входного двоичногокода с заданными временными ичтервалами. После выделения последнейединицы все разряды 16 первого регистра устанавливаются в нулевое положение, снимается потенциальныйсигнал на выходе элементов ИЛИ17-(К-), И 22 и закрываются элементы И 9 и 1 О. При этом элемент И 10закрывается до подачи на его второйвход импульса последней выделеннойединицы с выхода элемента ИЛИ 11,что обеспечивается элементом 12задержки, Поэтому импульс последнейвыделенной единицы, задержанный элементом 2, не изменяет состояниесчетчика 1 и не поступает на входсчитывания блока 2 памяти, но обнуляет регистр 3 и счетчик 5. При снятии потенциального сигнала на выходеэлемента И 22 формирователь 6 импульса по заднему фронту формирует импульс, который подается на обнуляющий вход счетчика 1 и устанавливаетего в нулевое положение. Устройствоготово к приему следующего двоичногокода числа в разряды 16 первого регистра и двоичного кода адреса всчетчик 1,Формула изобретенияУстройство для последовательного выделения единиц из двоичного кода, содержащее группу элементов И, группу элементов ИЛИ, группу элементов ЗАПРЕТ и первый регистр, единичные входы которого являются группой информационных входов устройства, выход первого разрядапервого регистра соединен с первым входом первого элемента И группы, с инверсным входом первого элемента ЗАПРЕТ группы и с первым входом первого элемента5ИЛИ группы, выход каждого элемента ИЛИ группы, кроме последнего, соединен с первым входом последун)щего элемента ИЛИ группы, выход каждого разряда первого регистра, начиная со второго разряда, соединен с вторым входом соответствующего элемен- та ИЛИ группы и с первым входом соответствующего элемента ЗАПРЕТьгруппы, инверсный вход каждого элемента ЗАПРЕТ группы, начиная со второго, соединен с выходом соответствующего элемента ИЛИ группы выходы элементов ЗАПРЕТ группы соединены с первыми входами соответствующих элементов И группы, начиная со второго элемента И в группе, выходы элементов И группы являются группой выходов устройства, о т и и ч а ющ е е с я тем., что. с целью расширения Ьункциональньгх возможностей за счет временного распределения выделяемых единиц с переменными интервалами в соответствии с заданной программой, в него введены блок задержки, генератор импульсов, три зг 1 емента задержки, три элемента И, два элемента ИЛИ, три Формирователя импульсотз, два счетчика, блэк памяти, второй регистр и блок сравнения, ПРИ ЭТОМ ПЕРВЫЕ ВХЛДЬт Г)ЕРВОГО СЧЕТ- чика яВляются кодовыми входами устройства вьг,".Одь) )тервого счетчика со- единены с адресными вхо;тами блока памяти, вьхэдьт котлрого сэс,цт)ьтены с Группой входов Вторл)л г)еистра, вь;" ходы кот 01 тл го сле 1)и 1 ены с ттервь)ми ВХОутаыгт бчЛКа Сранттет)тя П ВХОП ьтн первого элемента ИЗИ т ыхоп к э горо. ГО СОЕДИНЕН С ттЕт)ттт,ттт 1)ИС 1 Г:;.1 ттг )Л 08553 6го элемента И, второй вход которого соединен с выходом генератора им-пульсов, выход первого элемента Исоединен со счетным входом второгосчетчика, выходы которого соединеныс вторыми входами блока сравнения, выход которого соединен с выходом первого Формирователя импульсов, выход которого соединен с вто рыми входами элементов И группы,выхоцы которых соединены с входами блока задержки, выходы которогосоединены с нулевыми входами соотВетствующих разрядов первого регист ра и с соответствующими входами второго элемента ИЛИ, выход которого соединен с входом первого элемента за"держки, выход которого соединен с .Входами сброса второго регистра, вто рого счетчикаи первым входом второго элемента И. Выход которого соединен со счетным входом первого счетчика и входом второго элемента задержки, выход которого соединен свходом считывания блока памяти, выход последнего элемента ИЛИ гругпысоединен с первым входом третьегоэлемента И и через третий элемент задержк 11 = с вторым входом третьего З 0 элеме)-.та И, .выход которого соединен.;тьими входами элементов И груп,и:;, с вторым входом второго зпеменгя И и с входами Второго и третьел 11)ормирователей импульсов, вьгход в горо) О Ьорттироватепя импульсов С тьднв тЗЕ 1 С СОЛТН (ЗГСТБУЮЩИМ ВХОДОМ .в :горого элемента ИЛИ и выход третьегоо)лрироватепя импупьслв соединен с вхоцом сброса первого счет 1 т