Четырехразрядный преобразователь двоичного кода в двоично десятичный
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1172019
Авторы: Аспидов, Кириллов, Огороднов, Селетников, Якуш
Текст
(56) Битнер Х. Преобразователь двоичного кода в двоично-десятичный на К/МоП ИС.-"Электроника". Т. 52, 1979, В 10, с. 67-68.Авторское свидетельство СССР В 1024901, кл. С 06 Р 502, 1981 (54)(57) ЧЕТЫРЕХРАЗРЯДНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНОДЕСЯТИЧНЫЙ, содержащий первый и второй элементы НЕ, три элемента И и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с входом первого разряда преобразователя, входы вто-. рого, третьего и четвертого разрядов которого соединены с первыми входами первого, второго и третьего элементов И соответственно, о т л и - ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены второй, третий и четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и третий элемент НЕ, выход которого соединен с вторым входом третьего элемента И, третий вход которого соединен с выходом второго элемента НЕ и с вторым входом второго элемента И, третий вход которого соединен с выходом первого элемента НЕ, четвертымвходом третьего элемента И и вторымвходом первого элемента И, выход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второйвход которого соединен с выходомтретьего элемента И и первым входомтретьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,второй вход которого соединен с вхо-.дом четвертого разряда преобразователя, первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входомпервого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,третий вход которого соединен с выходом второго элемента И, третьимвходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входом четвертогоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третийвход которого соединен с входомтретьего разряда преобразователя,третьим входом первого элемента И ичетвертым входом первого элементаИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого,второго, третьего и четвертого элементов ИСКЛЮЧМОЩЕЕ ИЛИ соединены свыходами соответствующих разрядов.преобразователя, входы первого,второго и третьего разрядов которого соединены соответственно с входами первого, второго и третьегоэлементов НЕ, а вход второго разряда преобразователя соединен с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.917/52 Тираж 872 Подписно ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035,Москва, Ж, Раушская наб., д.4/Зак лиал ППП "Патент", г. Ужгород, ул,Проектная, 4 11Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении параллельных комбинационных преобразователей двоичного кода в двоично-десятичный.Целью изобретения является повышение быстродействия преобразователя.На чертеже приведена.функциональная схема предлагаейого преобразователя.Преобразователь содержит разрядные входы 1-4 преобразователя, элементы НЕ 5-7, И 8-10, ИСКЛЮЧАЮЩЕЕ . ИЛИ 11-14, выходы 15-18 преобразователя.Преобразователь функционирует следующим образом.Пусть требуется получить значение разрядов выходного числа, если разряды входного числа заданы следующими значениями; Х 1=0; Х 2=0; Х 3=0; Х 4=0.Тогда на каждом выходе элементов И 8-10 значение сигнала будет равно нулю, На всех входах элементов 1172019 214 будут сигналы, равные нулю. Наосновании условия функционированияэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ на их выходах сигналы будут равны нулю, т.е.У 1=0, У 2=0, УЗ=О, У 4=0.Непосредственная подстановка входных чисел на других наборах от 0001до 1001 убеждает в том, что выполняется требуемое преобразование. ПредО лагаемый преобразователь осуществляет прямую передачу кода с входов навыходы, если вхолное число меньшеили равно 4, и прибавляет к входному числу +3 в противном случае. Такой алгоритм преобразования позволяет использовать предлагаемый преобразователь при создании параллельных преобразователей двоичного кодав двоично-десятичный.2 щ Таким образом, предлагаемый четырехразрядный преобразователь можетвыполнять роль базового блока припостроении многоразрядных преобразователей. Соответствующее включение 2 этих блоков позволяет построить преобразователи двоичного кода в двоично-десятичный произвольной разрядности.
СмотретьЗаявка
3697808, 03.02.1984
ГОРЬКОВСКОЕ ВЫСШЕЕ ЗЕНИТНОЕ РАКЕТНОЕ КОМАНДНОЕ УЧИЛИЩЕ ПВО
СЕЛЕТНИКОВ ЮРИЙ ТИМОФЕЕВИЧ, АСПИДОВ АЛЕКСАНДР ИВАНОВИЧ, ОГОРОДНОВ СТАНИСЛАВ НИКОЛАЕВИЧ, КИРИЛЛОВ АЛЕКСАНДР ПАВЛОВИЧ, ЯКУШ ВИКТОР ПАВЛОВИЧ
МПК / Метки
МПК: H03M 7/00
Метки: двоично, двоичного, десятичный, кода, четырехразрядный
Опубликовано: 07.08.1985
Код ссылки
<a href="https://patents.su/2-1172019-chetyrekhrazryadnyjj-preobrazovatel-dvoichnogo-koda-v-dvoichno-desyatichnyjj.html" target="_blank" rel="follow" title="База патентов СССР">Четырехразрядный преобразователь двоичного кода в двоично десятичный</a>
Элемент исключающее или
Номер патента: 1811002
Опубликовано: 23.04.1993
Авторы: Авгуль, Гришанович, Супрун
МПК: H03K 19/21
Метки: исключающее, элемент
...1= х 5 ех 6; 01= хтфхв.Достоинством элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является простая конструкция.Так, в его состав входят 5 двухвходовых элементов ИЛИ-НЕ, 4 двухвходвь 1 х элемента 30 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент 22 ИИЛИ-НЕ (как правило, в большинстве вентильных библиотек проектирования БИС/СБИС его сложность эквивалентна сложности двухвходового элемента СЛО ЖЕНИЕ ПО МОДУЛЮ ДВА) и элемент 4-2 И 4 ИЛИ-НЕ. При и = 8 прототип содержит 7 двухвходовых элементов И-НЕ (элементы эквивалентны по сложности двухвходвым элементам ИЛИ-НЕ) и 7 двухвходовых эле ментов СЛОЖЕНИЕ ПО МОДУЛЮ ДВА.Таким образом, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ для своей реализации требует 49 МОП-транзисторов, а прототип (при и = 8) - 56 МОП-транзисторов.45 Кроме того, в прототипе...
Преобразователь временных интервалов в двоичный код
Номер патента: 421120
Опубликовано: 25.03.1974
МПК: G04F 10/04, H03M 1/50
Метки: временных, двоичный, интервалов, код
...началу измеряемого интервала времени, по цвели 12 устанавливает все разряды счетчиков в нулевое положение, за,исключением младшего разряда одного из основных каскадов деления 1 или 2 (например 1), Это создает между счетчиками сдвиг записанного в процессе преобразования числа, сдвиг равен едынице младшего разряда.По мере поступления от генератора 3 тактовых импульсов на,входы каскадов деления 1 и 2 по нечетным импульсам в каокаде деле,ния 2,происходит, переброс только триггера младшего разрядав каскаде деления 1 воз,можен в этот момент перенос единицы через все разряды, В моменты переполнения каскадов доеления 1 н 2 выходные,импульсы поступают на дополнительные каскады деления 1 и 2 соответственно и через схему ИЛИ и на схему...
Преобразователь двоичного кода в двоично-десятичный
Номер патента: 486314
Опубликовано: 30.09.1975
Авторы: Герцовский, Мухортов, Орехов
МПК: G06F 5/02
Метки: двоично-десятичный, двоичного, кода
...справа), соответствующее десятичному числу 5000,Тогда при сдвиге числа А на четвертом такте в тетраде 2 оказывается записанным число 1001 (фиг. 2), большее, чем число 4, т. е.0010 - младший разряд записан слева. В результате дешифратор коррекции переводит тетраду 2 в состояние 0011=7, т. е. прибавляется число 3 к содержимому тетрады (4). Аналогичным образом осуществляется коррекция содержимого тетрады 2 и в последующих тактов.Через тринадцать (разрядность числа А) тактов в тетраде 2 записывается младший десятичный разряд искомого выходного числа (в двоично-десятичном коде). Первый цикл преобразования закончен.Далее в регистре 1 начинается циркуляция полученного числа А; при этом на управляющий вход 17 подается разрешающий потенциал,...
Преобразователь интервала времени в двоичный код
Номер патента: 631913
Опубликовано: 05.11.1978
МПК: G06F 5/02
Метки: времени, двоичный, интервала, код
...7 импуль-сов нулевой потенциал, нв выходе элемента 2 ИИЛИ 8 единичный потенциал.В момент поступления старт-импульса,синхронизированного с отрицательнымфронтом меандра, вырабатываемого генератором 2 эталонной частоты, триггер 1управления устанавливается в единичноесостояние и открывает элемент И 3. Им- ЗОпульсы эталонной частоты, вырабатываемые генератором 2, через элемент И 3поступают на счетный вход триггера 4определения интервала округления. Каждый положительный фронт меандра опрокидывает триггер 4, а с его прямого и инверсного выходов информация подаетсяна входы элемента 2 ИИЛИ 8, При отсутствии импульса округления информацияс инверсного выхода триггера 4 черезэлемент 2 ИИЛИ 8 поступает на счетный вход триггера 5 младшего...
Логарифмический время-импульсный преобразователь амплитуды импульса в двоичный код
Номер патента: 661785
Опубликовано: 05.05.1979
Авторы: Благовещенский, Власов
МПК: H03K 13/20
Метки: амплитуды, время-импульсный, двоичный, импульса, код, логарифмический
...блок статистического анализа, предназначенный для исключения влияния на работу цепей обратной связи возможной погрешности однократного преобразования эталонного сигнала, связанной с несинхронностью измеряемого интервала времени Т и импульсов генератора импульсов 11.Блоком управления 8 формируются импульсы запуска преобразователя по каждому из эталонных сигналов. Производится и-кратное поочередное преобразование каждого из эталонных сигналов в одном контрольном участке такта. На входаМ каждого из блоков статистического анализа 13, 14, 15 установлен цифровой порог, равный значению кода, отличающегося на 1/2 от661785 ном участке такта, Преобразование третьего эталонного напряжения и работа треть ей цепи обратной связи, управляющей...
Предыдущий патент: Преобразователь последовательного троичного кода в десятичный код
Следующий патент: Устройство для преобразования алфавитно-цифровых кодов
Случайный патент: Элемент памяти