Устройство для декодирования двоичного кода

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 119) 1111 1 Н 03 ГОСУДАРСТВЕН ПО ДЕЛАМ ИЗ Й НОМИТЕТ СССРЕТЕНИЙ И ОТКРЫТИИ ДЕКОДИРОВАНИЯ 76/24.84 У А 11С. Волков ек 8.8 Лях А,И, Приме- в системах яцией. - Зака, 1981, В 8 одов нипу ро И. Элементы дискзи. И,: Военное терства Оборонырис. 142.П(21) 3790 (22) 12.0 (46) 23.0 (72) В.Н. (53) 621. (56) Банк нение свесвязи с ф. 86. БюлСтальнов94.14(08т В.Лточных кзоной ма рубежная радиоэле с. 21, рис. 7.Шляноберский В ретных систем св издательство Мини СССР 1965, с, 19(54) УСТРОЙСТВО ДЛЯДВОИЧНОГО КОДА(57) Изобретение относитс роснязи и может использоваться всистемах передачи данных с абсолютной или относительной модуляцией.Обеспечивается повышение помехоустойчивости декодирования входныхсигналов с относительной модуляцией.Входной сигнал с тактовой частотойТЧ 1 поступает на счетчик (Сч) 1 импульсон, через коммутатор 4 тактовыхчастот - на запоминающий регистр (ЗР5 и на блок 8 деления. Через и так1220128 тов ТЧ 1 сигнал с выхода "11 уск" Сч переводит устройство в режим исправления ошибок, запуская генератор 2 тактовой частоты (ГТЧ) и открывая элемент И 9. Выход ГТЧ 2 вырабатывает тактовые импульсы частоты ТЧ П, превьппающей ТЧ 1 в и раз. Импульсы ТЧ П поступают на дополнительный счетчик 3, выходной регистр 7 и через коммутатор 4 - на ЗР 5 и блок 8 деления. Кодовый блок длиной и записывается в ЗР 5 за и тактов ТЧ 1 и поступает в блок 8 деления, С ЗР 5 информация через сумматор 6 по модулю два поступает на выходной регистр 7. Если и принятом блоке имеется ошибка, в блоке 8 деления образуется соответствующий синдром. При работе на каналах без относительной модуляции дешифратор 10, настроенный на синдром одиночной ошибки,в первом символе выдает единичный сигнал исправления, который через элемент И 16, элемент ИЛИ 14 и элемент И 9 поступает на вход сброса блока 8Ъ Устройство для декодирования двоичного кода относится к электросвязи и может быть использовано в системах передачи данных с абсолютной или относительной модуляцией для декодирования двоичного каца с защитой от ошибок.Цель изобретения - повьшение помехоустойчивости декодирования входных сигналов с относительной модуля- О цией.На фиг. 1 представлена структурная электрическая схема предлагаемого устройства для декодирования двоичного кода; на Фиг, 2 и 3 - соответст венно структурные электрические схемы коммутатора тактовых частот и блока деления на образующий полипом.Устройство содержит счетчик 1 импульсов, генератор 2 тактовой часто ты, дополнительный счетчик 3 импуль=. сов, коммутатор 4 тактовых частот, запоминающий регистр 5, сумматор 6 по модулю два, выходной регистр 7, блок 8 деления на образующий поли деления и сумматор 6, где происходит исправление искаженного символа.При работе на каналах с относительной модуляцией к блоку 8 деления подключается также и дополнительный дешифратор 11, позволяющий исключатьдвойные ошибки. Элементы И 12, ИЛИ15, ИЛИ 14, И 16 осуществляют подключение дешифраторов 10 и 11, Дляисправления одиночных ошибок в последних символах данного или предыдущего блока дешифратора 10 подключается при наличии сигналов на и-мили 1-м выходах дополнительного Сч 3,;поступающих через элемент ИЛИ 15.Для исключения ложного сигналаисправления двойной ошибки дополнительный дешифратор 11 отключается через элемент И 12 и-м сигналом с до-полнительного Сч 3. После и тактовТЧП Сч 1 с приходом первого символанового кода выдает сигнал, по которому останавливается ГТЧ 2 и запрещается прохождение через элемент И 9сигналов исправления, 3 ил. 2ном, элемент И 9, дешифратор 10, дополнительный дешифратор 11, первый допопнительный элемент И 12, триггер 13 нервьп элемент ИЛИ 14, второй элемент И 11 И 15, второй дополнительный элемент И 16,Коммутатор 4 тактовых частот содержит элементы И 17 и 18 и элемент ИЛИ 19.Блок 8 деления на образующий полином содержит сумматоры 20 и 21 по модулю два и триггеры 22 - 24.Устройство работает следующим образом.Входной сигнал с тактовой частотой канала ТЧ 1,коммутируемой коммутатором 4 (Фиг, 1 и 2), поступает на запоминающий регистр 5 и одновременно обрабатывается блоком 8 деления (Фиг. 3), Через и тактов частотыТЧ 1 сигнал пПуск с выхода Пуск" счетчика 1 переводит устройство для декодирования двоичного кода в режим исправления ошибок, при этом разрешается прохождение сигнала через3элемент И 9, сбрасывается выходнойрегистр 7 и запускается генератор2, выход которого с этого моментаподключается через коммутатор 4 ктактовым входам запоминающего регистра 5 и блока 8 деления, Для обеспечения режима исправления ошибок тактовая частота ТЧ 11 должна быть впраз выше, чем тактовая частота ТЧ 1,За время первых и тактовых интервалов частоты ТЧ 1 кодовый блок длиной и записывается в запоминающийрегистр 5, имеющий и ячеек. Блок 8деления (фиг. 3), являющийся регистром сдвига с обратными связями помодулю образующего полинома, нап-мтактовом интервале зафиксирует синдром данного блока кода, При отсутствии искажений синдром равен нулюи в режиме исправления его значениене изменяется. При этом с выходовдешифратора 10 и дополнительного дешифратора 11 не поступают сигналыисправления и информация без изменения через сумматор Ь йз запоминающего регистра 5 переписывается в выходной регистр 7. Если в принятомблоке имеется одиночная ошибка, тов блоке 8 деления образуется синдром,равный одному иэ столбцов проверочной матрицы данного кода, номер которого соответствует определенноМуномеру искаженного символа. Например,если синдром равен и-му столбцу матрицы, то искажен первый символ кодового слова, если синдром равен -мустолбцу, тогда искажен (и1) -йсимвол. В последнем случае блок 8деления в режиме исправления ошибок вырабатывает с каждым тактомследующий по номеру столбец даннойматрицы и через (д) тактовых интервалов зафиксирует и-й ее столбец,а в запоминающем регистре 5 к этомувремени искаженный символ переписывается в последний разряд.В случае двух рядом расположенныхошибок блок 8 деления зафиксируетсиндром, равный сумме по модулю дватех столбцов проверочной матрицы дан.ного кода, которые соответствуютномерам искаженных символов,Если искажены первый и второй символы кодового блока, то результатделения равен сумме по модулю дваи-го и (и)-го столбцов проверочной матрицы, а искаженные символыв данный момент находятся на выходезапоминающего регистра 5. При искаже 50 55 или предыдущего блока. Дополнительный дешифратор 11 отключается сигналом "и", поступающим с дополнительного счетчика 3 на первый дополнительный элемент И 12, что исключаетпоявление заведомо ложного сигналаисправления двойной ошибки. Последний может возникнуть в результатенеисправляемого кодового слова, синдром которого указывает на то, что 20128 4нии -го и (+1)-го элементов кодового блока в блоке 8 деления через(д) тактовых интервалов образуется синдром, соответствующий искажению первого и второго символов кодового слова, а искаженные символы ктому времени находятся в последнихразрядах запоминающего регистра 5,При работе на каналах без относительной модуляции (ОМ) на входустановки режима (нРежим ОМ") устройства для декодирования двоичногокода необходимо подать сигнал "Режим ОМ" с низким потенциалом, который с помощью первого дополнительногоэлемента И 12 обеспечивает отключение дополнительного дешифратора 11 иподключение на все время работы (спомощью второго дополнительного элемента И 16 и первого элемента ИЛИ 14)дешифратора 10. Дешифратор 10, настроенный на синдром соответствующей .одиночной ошибки в первом символекодового блока, выдает единичныйсигнал исправления, если блок 8 деления выработал данный синдром, Единичный сигнал с дешифратора 10 через второй дополнительный элемент И 16,первый элемент ИЛИ 14 и элемент И 9поступает на вход "Сброс" блока 8 де.- ЗОления и на второй вход сумматора 6,на первый вход которого в данный момент с выхода запоминающего регистра5 подается искаженный символ. С выхода сумматора 6 исправленная информа. З 5 ция поступает в выходной регистр.При работе на каналах с относительной модуляцией сигнал нРежим ОМ"доджен быть высокого уровня, которыйпозволяет включить при исправлении 4 ошибок дешифратор 10 и дополнительный дешифратор 11, Дешифратор 10подключается при наличии на входахвторого элемента ИЛИ 15 одного изсигналов или "1" с выхода допол нительного счетчика 3, Это обеспечи"вает исправление одиночных ошибок;возникающих в результате искаженияв канале последних символов данногопервый символ двойного искажения является последним битом кодовогоблока.Сигнал исправления второго символа двойной ошибки образуется на выходе триггера 13 путем задержки на тактовый интервал частоты ТЧП сигнала исправления первого символа,После п тактовых интервалов часто- О ты ТЧП счетчик 1, работающий на частоте ТЧ 1, с приходом первого символа нового кодового блока выдает сигнал Останов", останавливающий генератор 2 и запрещающий прохождение через 1 элемент И 9 сигналов исправления. На тактовые входы запоминающего регистра 5 и блока 8 деления с этого момента подается тактовая частота ТЧ 1, необходимая для приема следующего кодо б ваго блока. Таким образом, предлагаемое устройство для декодирования двоичного кода обеспечивает путем исправления двукратных ошибок повышение помехоустойчивости декодирования входных сигналов с относительной модуляцией. Формула из обре те ния 30 Устройство для декодирования двоичного кода, содержащее последовательно соединенные запоминающий ре - гистр, сумматор по модулю два и вы- З ходной регистр, последовательно соединенные блок деления на образующий полинам и дешифратор, последовательно соединенные счетчик импульсов и генератор тактовой частоты, а также 4 б коммутатор тактовых частот и элемент И, первый вход которого подключен к выходу "Пуск" счетчика импульсов, выход элемента И подсоединен к второму входу сумматора по модули 4 Б два и входу "Сброс" блока делениян 11 на образующий полинам, выход Пуск счетчика импульсов подсоединен к первому управляющему входу коммутан тора тактовых частот, выход Оста нов" счетчика импульсов подсоединен . 1 к входу "Останов" генератора тактовой частоты и к второму управляющ му входу коммутатора тактовых частот., первый и второй тактовые входыкоторого подключены соответственнок выходу генератора тактовдй частоты и входу счетчика импульсов, аьыхсд коммутатора тактовых частотподсоединен к объединенным тактовымвходам запоминающего регистра и блока деления на образующий полинам,причем вход счетчика импульсов является тактовым входом устройства,а объединенные информационные входы запоминающего регистра и блокаделения на образуюший полинам являются информационным входам устройства, отличающееся тем,что с целью повышения помехоустойчивости декодирования входных сигналов с относительной модуляцией, внега введены последовательно соединенные дополнительный дешифратор,первый дополнительный элемент И,триггер и первый элемент ИЛИ, паследаБатсльнс соединенные даполнительныисчетчик импульсов, второй элементИЛИ и второй дополнительный элементИ при этом входы допалнительногадешифратора подключены к соответствующим выходам блока деления на обре.зующий полинам, второй выход дополнительного счетчика импульсовподсоединен к объединенным вторымвходам второго элемента ИЛИ и первого дополнительного элемента И,выход которого через первый элемент ИЛИ подсоединен к второму входуэ;емента И, выход дешифратара черезвторой дополнительный элемент И псцсаединен к соответствующему входу первого элемента ИЛИ, выход комьгутатара тактовых частот подсоединен к счетному входу триггера, а выход генератора тактовой частоты - к тактсваму входу выходного регистра, причем объединенные вторые входы первого,цопслнительнсго элемента И и второго элемента ИЛИ являются входомустановки режима устройства.1220128 ФигЗ Орлов Подпимитета СССРткрытий Заказ 1332/60 Тираж 816 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж, Раушсо д. 4 ая на филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 Составитель В,Редактор С, Саенко Техред О.Сопко Корректор А, Зимокосов