Патенты опубликованные 28.02.1981

Номер патента: 809362

Опубликовано: 28.02.1981

Автор: Рязанов

МПК: G11C 11/00

Метки: запоминающее, само-контролем

...окажется больше в, то срабатывают пороговый элемент 9 и триггер 7. После появления сигнала логического нуля на шине 16 устройство устанавливается в исходное состояние,Если при выводе информации из накопителя 2 произойдет сбой канала передачи данных, то на шине 19 сигналов сбоя появится сигнал, который включает блок 11 индикации, фиксирующий ошибку, и переключает в исходное состояние триггер 10, который закрывает первым входам формирователей 13.2сигналов признака второй группы, выходы которых соединены с выходнымишинами 20. Нулевой выход второго триггера 10 соединен с четвертыми входами формирователей 13. 1 сигналов призна-ка первой группы, выход одного из которых подключен ко второму входу одного иэ формирователей 13.2 сигналов...

Номер патента: 809363

Опубликовано: 28.02.1981

Автор: Годлевский

МПК: G11C 11/00

Метки: запоминающее, оперативное, устрой-ctbo

...а другой вход - к выходу старших разрядов счетчика 7. Счетный входсчетчика 7 соединен с выходом перногоэлемента И 9. Выход второго элементаИ 12 соединен с другим входом перного элемента ИЛИ 8, один из входовсо вторым входом первого элементаИ 9, а другой вход - с выходом второго накопителя 10.Адресный и информационный входывторого накопителя 10 подключены соответственно к адресному входу первого накопителя 1 и к выходу триггера б, а вход Запись - к ныходу второго элемента ИЛИ 11. Первый вход второго элемента ИЛИ 11 соединен с выходом первого элемента И 9, а второйвход - с выходом формирователя 4 сигналов обращения.В описываемом варианте устройствапервый накопитель нынолнен на интегральных схемах ИС МОП, а второй накопитель 10 и...

Номер патента: 809364

Опубликовано: 28.02.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 11/00

Метки: запоминающее

...а выход -с первым входом Формирователя 12,второй вход которого подключен к выходу элемента 8 ИЛИ, а выходы соединены с входами блока 13, одни из выходов которого подключены к входам усилителя 14, выход которого соединен свходом элемента 17 памяти, выходыкоторого подключены соответственно кпервому входу элемента 18 И и входублока .4, другие выходы блока 13 через резисторы 15 соединены с однимииз входов сумматоров 16, другие входы которых подключены к выходам накопителя 3, а выходы - к входам усилителей 6. Вторые входы блока 7, элементов И 10 и 18 и управляющий входблока 13 соединены с выходами блока 4.Устройство работает следующим образом,При считывании выбранного числа изнакопителя 3 по сигналам блока 4 управления, срабатывают один ключ...

Номер патента: 809365

Опубликовано: 28.02.1981

Авторы: Дикарев, Огнев, Шамаев

МПК: G11C 11/00

Метки: запоминающее

...величиной постоянной времени дифференцирования, навход 15 - сигнал управления временным селектором.Входы усилителя 10 подключены к фоодному иэ выводов резистора 7, соединенному с выходом дешифратора 3, иодному из выводов источника 8, другие выводы которых соединены с шиной 11, Выход усилителя 10 подключен Ыко входу усилителя б и входу интегратора 9, выход которого соединен суправляющим входом Формирователя 5,выход которого подключен ко входу дешифратора 4. еОЗУ в такте чтения работает следую"щим образом,В исходном состоянии блок 2 идешифраторы 3 и 4 закрыты и тока нив адресных, ни в разрядных, шинах неч 65 На вход 14 подают высокий уровень, что соответствует малой постоянной времени дифференцирования в схеме 12 подавления помехи,...

Номер патента: 809366

Опубликовано: 28.02.1981

Авторы: Бородин, Колосков, Константиновский, Лемуткин

МПК: G11C 11/00

Метки: автономным, запоминающее, контролем, постоянное, устрой-ctbo

...блока 1 памяти. Таким образом выполняется циклперезаписи информации в устройстве.Для безотказной работы устройстваколичество циклов перезаписи информа- Я ции в одной запоминающей микросхеме не должно превышать максимально допустимого значения. Поскольку смена информации в различных сегментах блока 1 памяти происходит хаотически, необходимо контролировать количество перезаписи информации для каждого сегмента, чтобы заранее определитьМомент возможного выхода его из строя.Контроль количеством циклов перезаписи выполняется следующим образом.При поступлении команды изменения информации в устройстве на вход старших разрядов регистра 4 адреса поступает код адреса сегмента первого блока 1 памяти, который дешифрируется в первом дешифраторе 3...

Номер патента: 809367

Опубликовано: 28.02.1981

Авторы: Григорьев, Фролов

МПК: G11C 11/00

Метки: запоминающее

...(при изменении напряжения дополнительного ксточника питания либо нагрузки на выходе стабилизатора 17 тока) воздействует на,транзистор 23 и величина тока, протекающего через него, практически не изменяется. Далее ток протекает через стабилитроны 21 и 20 блока 18 и утилизируется в цепях питания блоков 9, 11.Стабилитрон 20, эашунтированный конденсатором 22, образует источник стабилизированного напряжения. Это на-.пряжение подается к ключам 5 и является напряжением смещения. Таким образом, в случае, когда адрес не выбран, транзистор 23 стабилизатора тоФормула изобретения ка 17 находится в активном режиме, рабочая точка его поддерживается постоянной и стабилизированный ток используется для питания блоков раз" рядного управления.При...

Номер патента: 809368

Опубликовано: 28.02.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 11/00

Метки: запоминающее

...15 И, выход которого соединен с входами ключей 16, соединенных с дополнительными нагрузочными элементами на резисторах 17, Другие концы дополнительных нагрузочных.резисторов 17 соединены с входами усилителя 4 воспроизведения.В режиме записи блок 9 управления вырабатывает на нервом выходе управляющий сигнал, по которому в соответствии с кодом числа, находящимся в числовом регистре 8 подаются соответствующие потенциалы на выходы Формирователя 3 токов. В это же время иэ блока 9 управления (по третьему выходу) подается сигнал на Формирователь 3 разрядных токов, который и запускает его, а в блок 1 памяти, в разрядные шины, подаются положительные и отрицательные разрядные токи, соответствующие кодам (ф 1" или "Оф ) числа.Эатем с некоторой...

Номер патента: 809369

Опубликовано: 28.02.1981

Автор: Савельев

МПК: G11C 11/00

Метки: запоминающее

...с первыми входами соответствующих дискриминаторов сигналов 13, вторые входы которых подключены к выходу формирователя 11 уровня сигналов дискриминации, вход которого подключен к выходу коррелятора 7,Устройство работает следующим образом,При считывании по сигналу из блока .4 управления формирователи 2 адресных токов вырабатывают адресные токи считывания, поступающие в накопитель 1, и ток, опрашивающий формиро:ватели эталонных сигналов 5 и б,Формирующие соответственно эталонныйсигнал "1" и эталонный сигнал "0".Эталонный сигнал "1" подается на входы.корреляторон 8 первой группы, надругие входы которых приходят информационные сигналы из накопителя 1. Эти15 же информационные сигналы из накопителя 1 поступают на вторые входы корреляторов 9...

Номер патента: 809370

Опубликовано: 28.02.1981

Автор: Вайсбурд

МПК: G11C 11/00

Метки: оперативноезапоминающее, резервированное

...схема предложенного устройства.Устройство содержит рабочие 1.1- 1.п и резервный 2 блоки памяти, имекщие адресные, 3 и информационные 4 входы и выходы 5, (и+2)-входовой сумматор б по модулю два и элемент 7 ИЛИ с первым 8 и вторым 9 входами, Адресные 3 и информационные 4 входы и выходы 5 рабочих блоков памяти 1.1- 1.п и адресный вход 3 и выход 5 ре- р зервного блока 2 памяти подключены к одним из входов и выходам устройства. Одни из входов (и+2) - входового сумматора б по модулю два соединены соответственно с выходами 5 рабочих 1.1-1.п и резервного 2 блоков памяти, а другой вход соединен с первым входом 8 элемента 7 ИЛИ и другим входом устройства. Второй вход 9 элемента 7 ИЛИ подклЮчен к выходу (и+2) - входо-. вого сумматора б по...

Номер патента: 809371

Опубликовано: 28.02.1981

Автор: Грачев

МПК: G11C 11/02

Метки: запоминающее

...5 тока, разделительные элементы,например диоды 6. Матрицы 4 прошитыразрядными шинами 7 записи, адресными шинами 8 записи, адресными шинами 9 считывания, выходными шинами1 не показаны) .В устройстве одни концы одноименных адресных шин записи 8 н с 30 ния 9 всех матриц 4 подключендиоды б к выходам соответствующих генераторов 1, а другие концы - ко входам ключа 2 и ключа 3 соответственно.Запоминающее устройство работает следующим образом.Выполнеиие цикла запись или чтение .по выбранному адресу происходит возбуждением соответствующих адресу генератора 1 и ключа 2 или ключа 3 матрицы 4, соответствующей выбранному адресу генератора 1 и ключа 2 или ключа 3 матрицы 4, соответствующей выбранному адресу. При этом в цикле записи одновременно...

Номер патента: 809372

Опубликовано: 28.02.1981

Авторы: Медников, Ольховский, Редько, Чиркин

МПК: G11C 11/14

Метки: запоминающее

...регистра 3. Регистры 2- 404 состоят из неимплантированных смежных дисков 7 и 8. На поверхности пленки 1 расположены также две токопроводящие петли 9, магнитосвязанные срегистрами 2 и 3. Магнитооднооснаяпленка имеет градиент состава по толщине и поэтому является носителеммагнитных доменов 10 и 11 с разнымидиаметрами. Неимплантированные диски 8 регистра 4 хранения информациивыполнены с меньшим диаметром поотношению к дискам 7 регистров 2 и 3ввода и вывода информации,Устройство работает следующим образом.55При записи информации генератор 5создает домены 10 большего диаметра,которые затем поступают на вход регистра 2. По структуре из дисков 7ЦМД вводятся в петлю 9, и через петлюпропускается импульс тока. Под действием магнитного поля,...

Номер патента: 809373

Опубликовано: 28.02.1981

Авторы: Ломов, Скобелин

МПК: G11C 11/14

Метки: доменов, канал, продвижения, цилиндрическихмагнитных

...б) притягивающий полюс образуется на узком конце аппликации 2 , а также на вершине аппликации 3, н ЦИД 5 растягивается, захватывая аппликации 2 и 3. Когда вектор Н займет положение, показанное на Фиг. 2 в, на аппликации 2 образуется отталкиаающий ЦМД полюс, а на аппликации 3 притягиваищий полюс сместйтся 15 на левую среднюю часть и ЦМД 5 переместится вслед. эа притягивающим полюсом. При положении вектора Н показанном на Фиг, 2 г, притягивающий полюс образуется на нижней части аппли кации 3 и ЦМД 5 переместится вслед за перемеСтившимся полюсом. При положении вектора Но,показанном на фиг. 2 д притягивающий полюс образуется на правой средней части аппликации 3, ку- . да соответственно переместится ЦМД. При положении вектора Н ,...

Номер патента: 809374

Опубликовано: 28.02.1981

Авторы: Ломов, Миляев, Чиркин

МПК: G11C 11/14

Метки: магнитный, переключатель

...4 хранения информации, примыкающих к последнему неимплантированному диску б регистра 3 ввода-вывода информации, расположены дополнительные последовательно расположенные НСД 7, магнитосвязанные с 15 токовой шиной 8, подключенной к источнику тока 9. Магнитоодноосная пленка 1 находится в параллельном ее плоскости вращающемся магнитном поле источника магнитного поля 10. Ре гистр ввода-вывода информации 3 соединен с генератором ЦМД 11.Магнитный переключатель работает следующим образом.Генератор ЦМД 11 с частотой враще ния плоскостного поля источника 10 поставляет в регистр 3 ввода-вывода информации информационную последовательность ЦМД 2, которая перемещается вдоль периферии неимплантированных дисков 5 к диску б. Если при равномерном...

Номер патента: 809375

Опубликовано: 28.02.1981

Автор: Оборин

МПК: G11C 11/30

Метки: запоминающее

...записи и со входом усилителя сигнала воспроизведения, введенйдва ключа и инвертор, выход которого со-,единен с выходом, первого ключа и входомусилителя сигнала записи, первые входы 10ключей подсоединены ко входу устройства,вторые входы ключей соединены соответственно со вторыми и третьим выходамиблока управления, выход второго ключа.соединен со входом инвертора. 15На чертеже, изображена функциональнаясхема предлагаемого устройства,Оно содержит блок 2 управления, усилитель 2 сигнала записи, запоминающийэлемент, например электроннолучевуютрубку 3, усилитель 4 сигнала воспроизведения, ключи 5 и 6 и инвертор 7,Заноминаюшее устройство работаетследующим образом.В режиме записи с выхода блока 1 25управления подается импульс записи,...

Номер патента: 809376

Опубликовано: 28.02.1981

Авторы: Князев, Тарасенко, Тютрин

МПК: G11C 15/00

Метки: ассоциативный, запоминающийэлемент

...ассоциативногозапоминающего элемента 27 подключенысоответственно ко второму 2, к пятому5, к шестому 6, к седьмому 7 и к четвертому 4 входам последующего в строкенакопителя 28 ассоциативного запоминающего элемента 27, кроме входящих в5 О первый столбец накопителя 28, Второй 2,шестой 6, и седьмой 7 входы и десятый18 выход каждого ассоциативного запоминающего элемента 27 первого столбцанакопителя 28 соединен соответственно55 с выходами третьего 30, четвертого 31и пятого 32 и со входом шестого 34элементов ИЛИ, Первые 1, третьи 3 ивосьмые 8 входы ассоциативных запоминающих элементов 27 первой строки накопителя 28 подключены к выходам блока 36 ввода, Первый вход третьего элемента 30 ИЛИ соединен с выходом элемента 33, вход которого подключен...

Номер патента: 809377

Опубликовано: 28.02.1981

Автор: Брик

МПК: G11C 17/00

Метки: запоминающее

...окажется адрес, при обращении к которому произошел сбой. Вся последовательность адресов, находящихся после останова в блоке 3 регистров, представляет 77 4 из себя аварийную ситуацию, привед 1:.:ую к сбою,После осталова устройство из нормального режима работы переводится (например вручную) во второй режим работы- режим кольца. В этом режиме коммутатор 4 осуществляет коммутацию второй груп- пы своих входов 12 с выходами 6, т,е.соединяет информационные выходы 11 блока 3 регистров с информационнымивходами 8 блока 3 регистров (т,е. замыкает блок 3 регистров в кольцо) и садресными входами 7 блока 1 памяти.Таким образом, при работе устройства врежиме кольца обращение к ЗУ происходит по хранящимся в блоке 3 регистровадресам, вращающимся по...

Номер патента: 809378

Опубликовано: 28.02.1981

Авторы: Глушков, Кульбашный, Мальцев, Милошевский, Нагин, Яковлев

МПК: G11C 17/00

Метки: за-поминающее, постоянное, программируемое

...управляющие транзисторы 9, при которой происходит инверсия информации, а именно: запись логического нуля в управляющий транзистор 9 происходит лишь при единичном состоянии запоминающего транзистора, а логическйй нульв управляющем транзисторе 9 преобразуется в логическую единицу в запоминающем транзисторе 4.Стирание информации в выбранном слове или во всех управляющих транэисто рах 9 происходит при подаче высокого уровня на шину 17 и низкого уровня на выбранную словарную шину 5 или на шину 14 избирательного стирания, а на остальные шины 5 подается высокий уровень, что переводит выбранные транзисторы 4 или 9 в открытое состояние (логическая единица).Запись информации в транзисторы 4 или 9 производится при подаче высокого уровня на...

Номер патента: 809379

Опубликовано: 28.02.1981

Авторы: Маковенко, Малиновский, Яковлев

МПК: G11C 17/00

Метки: запоминающее, постоянное, устрой-ctbo

...своивыходы определенную последовательностьимпульсов, которые управляют работойвсех узлов и блоков. устройства, а такжесигнал выз 6 ва константы, поступающий иавторой вход накопителя 6.Одновременно с сигналом обращения пошинам 14 поступает код адреса, которыйуказывает на условия преобразования адреса. Код адреса на регистр 1 заносятзаранее или одновременно с сигналомобращения 13,Коды полей регистра 1, которые неимеют резервных комбинаций, а такжеподлежат преобразованию и перекодированию (например, поля А и В на фиг. 1),поступают непосредственно на соответствующие входы адресного дешифратора 8.Коды остальных полей регистра 1 поступают на входы соответствующих дешифраторов 2, где осуществляется их дешифрация. При этом, если для...

Номер патента: 809380

Опубликовано: 28.02.1981

Авторы: Широков, Щетинин

МПК: G11C 17/00

Метки: блоки, записи, интегральной, информациив, постояннойпамяти

...введен преобразователь кодов адреса, выход которого подсоединен к другому входу блока согласования и входу блока буФерной памяти а вход соединен с выходом адресного счетчика.Йа чертеже представлена функциональ ная схема предложенного устройства.Устройство содержит блок буферной 1 памяти, блок 2 ввода-вывода информации, блок 3 согласования, адресный сцетчик 4, преобразователь 5 кодов адреса и блок 6 контроля,и управления,5 ОПреобразователь 5 кодов адреса представляет собой постоянное запоминающее устройство ПЗУ, в котором записаны коды, обеспечивающие оптимальную адресацию программируемого ПЗУ 55 при последовательном переборе адресов преобразователя 5. Коды ПЗУ преобразователя 5 должны быть индивидуальными для каждого типа...

Номер патента: 809381

Опубликовано: 28.02.1981

Авторы: Бархоткин, Козырь, Петросян, Преснухин

МПК: G11C 17/00

Метки: запоминающее, постоянное, устрой-ctbo

...выходов регистра 4 адреса код адреса (комбинация высоких и низких уровней напряжения) подается на соответствующие входы адресных дешифратаров 3и 7, а также на вторые входы коммутатара 8. С выхода первого адресного дешифратора 3 на необходимый вход соответствующих элементов 6 согласования(через формирователи 5) подается высокий уровень напряжения ( - 4 В), а наостальные входы этих и на все входыдругих элементов 6 согласования подается низкий уровень напряжения (40,4 В). Ссоответствующих выходов выбранного элеф мента 6 согласования сигнал поступает наодноименные первые входы коммутатора 8,Кроме этого, на соответствующие вторыевходы коммутатора 8 подается высокийуровень напряжения ( 2,4 В) из регистра4 адреса, а на остальные вторые...

Номер патента: 809382

Опубликовано: 28.02.1981

Авторы: Брайловский, Крылов, Лазер, Лиогонькая

МПК: G11C 19/00

Метки: памяти, сдвиговогорегистра, ячейка

...к первой шине сдвига,третьи входы - ко вторым выходам ячейкн памяти, а третьи входы пятого и шестого элементов И коммутационного триггера соединены со второй шиной сдвига,На чертеже представлена схема ячейки памяти для сдвигового регистра.Ячейка памяти содержит триггер памяти 1, выполненный на элементах И 2и 3 и элементах ИЛИ-НЕ 4 и 5, коммутационный триггер 6, выполненный наэлементах И 7 - 10. причем вторые входы элементов 9 и 10 соединены со входами 11 и 12 ячейки памяти, выходыаэлементов ИЛИ-НЕ 4 и 5 соединены спервыми выходами 13 и 14 ячейки памяти, а третьи входы элементов И 9 и 10соединены со вторыми выходами 15 и16 ячейки памяти, вторые входы элементов И 9 и 10 соединены с первой шинойсдвига 17, третьи входы элементов И 9и 10 -...

Номер патента: 809383

Опубликовано: 28.02.1981

Автор: Киляков

МПК: G11C 19/36

Метки: регистр, сдвига

...такой форме воэможность для неодновременного открытияэлементов "Запрет (одна иэ причин неправильного сдвига) в импульс прямоугольной формы, благодаря чему неодно 35временность открытия исключается. Инвертор, преобразует указанный импульсненулевой амплитуды в импульс той жедлительности, но с нулевой амплитудой,которая как раз и нужна для открытия40элемента "Запрег".Регистр сдвига работаеь следующимобразом.В исходном состоянии регистра конденсаторы 12,1-12.3 заряжены, на вы 15ходе инверторов 8,1-8.3 присутствуютсигналы, элементы "Запрет" 3.1-3.3 и4.1-4.3 закрыты и в разрядах отсутствует информация.Б начале поступления первого кода на входных шинах появляется комбинациястатичных сигналов " 1, а на входах элементов 6,3 и 7.3 - один...

Номер патента: 809384

Опубликовано: 28.02.1981

Автор: Борисов

МПК: G11C 19/36

Метки: памяти, регистрасдвига, ячейка

...окончания заряда конденсатора,Иа чертеже представлена функциональная схема предложенной ячейки памяти.Ячейка содержит первый и второй(например конденсатор) элементы 1 и 2памяти, элемент 3 нагрузки, развяэывающие элементы 4 и 5, элемент ИЛИИЕ 6, ключ 7, датчик 8 окончания зарядаконденсатора, элемент 9 согласования,шины 10 и 11 питания, входы 12 и, 13ячейки памяти. Ячейка памяти работает следующимобразом.При отсутствии записи основной эле мент 1 памяти находится в непроводящем .состоянии. Изменение состояний ключа 7 на него не влияет,Запись 1" в ячейку памяти производится при отсутствии тактовых импульсов, 55 Элементы записи иа чертеже не показаны. При подаче на вход 12 импульсов попожительной полярности элемент 1 переходит в...

Номер патента: 809385

Опубликовано: 28.02.1981

Авторы: Апивала, Факторович

МПК: G11C 11/14, G11C 19/08

Метки: кольцевой, регистр, сдвиговый

...смежными параллельными участками каналов 2 продвижения магнитных доменов. Шина 6 записи, выполненная в виде меандра, расположена в месте пересечения прямолинейного участка канала 2 с шиной 5 удержания доменов между соответствующими З 0ветвями стоп-шины 4, Блок 7 считывания информации соединен с каналами 2продвижениям магнитных доменов.Кольцевой сдвиговый регистр работаетследующим образом,При подаче импульса записи в шину 6 в канале 2 зарождается домен 3, Затем ко всей пленке. прикладывается однородное продвигающее поле, которое вызывает рост записанного домена в обе40 стороны вдоль оси легкого намагничивания, Одновременно с приложением оцнородного продвигающего поля в стоп-ши. ну 4 подаются импульсы тока. Поле, созданное этим током, в...

Номер патента: 809386

Опубликовано: 28.02.1981

Авторы: Берсон, Буртов, Марголин

МПК: G11C 19/00, G11C 29/00

Метки: встро-енным, контролем, сдвига

...полупериод такта будеттакже уровень "1", Высокие потенциалына управляющих входах блока 5 разрешают прохождение инвертированных значенийсигнала старшего разряда регистра 1 сигнала последовательного входа регистраи контрольного разряда на входы блока2 свертки на другие входы которого поступают текущие значения сигналов всехразрядов регистра .1. При сложении по модулю два прямые и инверсные значениясигналов старшего разряда регистра 1 иконтрольного разряда дают логические"1", а.в сумме - логический О". Поскольку на вход блока 2 свертки с шины 6поступает будущее значение младшегоразряда регистра 1, то тем самым в положительный полупериод такта на выходеблока 2 свертки формируется значениечетности будущего такта, которое...

Номер патента: 809387

Опубликовано: 28.02.1981

Авторы: Комухаев, Любарский

МПК: G11C 19/00

Метки: сдвига

...блок 6 разрешения выборки информации подключает (+1)-ые элементы И каждой группы для передачи следующих Д разрядов входного регистра 1. На щ такте (здесь на 4-м) происходит подключение (+ н)-го элемента И элементов 2 и передача кода последних д. разрядов входного регистра 1.Таким образом, за щ -тактов (здесь за 4) происходит передача со сдвигом на 0 - и разрядов всего содержимого входного регистра 1 поразрядов через элементы 2 И ИЛИ на сдвигатель 3. Сдвигатель 3 также за в тактов осуществляет сдвиг заданного кода по в " разряй дов на 01- разрядов. Со сдвчгателя 3 информации на первом также записывается в О, 1 ъ, 2 ю,п(-1) разряды выходного регистра 4. На втором такте происходит эапись в 1, ю+1 , тп( -1)+1 разряды выходного регистра 4 и...

Номер патента: 809388

Опубликовано: 28.02.1981

Авторы: Колтыпин, Шацкий

МПК: G11C 21/00

Метки: динамическихблоках, памяти, регенерацииинформации

...элементы ИЛИ иформирователь сигнала регенерации, входкоторого соединен с выходом первогоэлемента ИЛИ, один из входов первогоэлемента ИЛИ подключен к единичномувыходу триггера фиксации обращений, другой вход первого элемента ИЛИ соединенс выходом элемента И и управляющимвыходом устройства, выход формирователясигнала регенерации подключен к первымвходам вторых элементов ИЛИ, вторыевходы которых соединены с выходами де -шифратора выборки групп, накопителей,выходы вторых элементов ИЛИ подключенык другим входам формирователей сигналасравнивается код на шинах 14 с содержимым счетчика 2 и при их совпадении вырабатывается сигнал установки в "1 триггера 6 фиксации обращений, который по способу организации логических связей является Й 5...

Номер патента: 809389

Опубликовано: 28.02.1981

Авторы: Захаров, Старин, Тимонин, Юрков

МПК: G11C 27/00

Метки: аналоговое, запоминающее, устрой-ctbo

...однако последовательность импульсов при любомуправляющем коде преобразователя Кодчастота 9 повторяется через 2" импульсов. 40На чертеже представлена структурнаясхема предлагаемого устройства,Устройство содержит форм ировательрадиосигналов 1., двоичный счетчик 2,блок управления 3, элементы И 4, 5, 6,триггер 7, генератор опорных сигналов 8, 45преобразователь "Код - частота" 9, делитель частоты 10 и фильтр 11.Устройство работает следующим образом,Перед началом работы триггер 7 устанавливается в исходное положение, приэтом подается разрешающий потенциална элементы И 4 и 5, открывающиецепи счета и сброса счетчика 2, и подается сигнал, запрещающий работу преобразователя "Код-частота" 9, Входной радиосигнал подается нв формирователь 1,где...

Номер патента: 809390

Опубликовано: 28.02.1981

Авторы: Дубицкий, Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее, устрой-ctbo

...напряжения 30от входов 15 и .11 к выходу 4;О ,О - напряжения смещения нуляосновного усилителя по входам 8, 14 и 15, 11 соответственно с учетом синфазных ошибок в режиме выборки.Конденсатор 10, подключенный к выходу4 основного усилителя 1, также заряжается в режиме выборки до напряжения О 40При переходе в режим хранения размыкаются ключи 12, 16 и 9 и замыкаютсяключ 17, подключающий вход 14 основного усилителя 1 к шине нулевого потенциала, и ключ 7, замыкающий цепь обшей обратной связи. Напряжение О запоминается на конденсаторе памяти 10.В режиме хранения на выходе устройства присутствует постоянное напряжение, амадее их при- давля- можициенты п о упростить отношению сопротивлений резисторов 6 и 3;Оо - напряжение смешения...

Номер патента: 809391

Опубликовано: 28.02.1981

Авторы: Курышов, Нерубацкий, Осьминин, Подунаев, Ташлинский

МПК: G11C 27/00

Метки: аналоговое, запоминающееустройство

...5, второй ключ 6, накопительный элемент(конденсатор) 7 и повторитель 8 напряжения,Предлагаемое устройство работаетследующим образом,20В исходном состоянии первый ключ 1закрыт сигналом компаратора 2, а второй ключ 6 открыт сигналом формирователя 5. Накопительный элемент (конденсатор) 7 разряжен через второй ключ 6,напряжение на нем равно нулю. Перед началом .запоминания на синхронизирующийвход устройства подают синхроимпульс,поп йствием которого формирователь 5вырабатывает импульс, длительностьюравный требуемому времени запоминанияамплитуды входного импульса. Выработанный импульс закрывает второй ключ 6,подготавливая тем самым устройство кработе, С приходом на вход устройстваисследуемого импульса, напряжение на35первом входе...