Ассоциативный запоминающийэлемент

. А. Тютрин Тарасе зев, В А А 7 ) Заявитель ССОЦИАТИВНЫЙ ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ обретен запоминаютносит число о усввной ссоц н щим устройствам.Известен ассоциативный запоминающийэлемент, содержащий триггер, адреснуюшину, элементы управления записью, разрядные шины нуля и единицы, элементыуправления считыванием, логический входи выход ячейки, шину нулевого потенциала, инвертор, восстанавливающий вентиль,ключевой вентиль, логический элементИЛИ-НЕ и параллельно соединенные цередаюаие вентили 1,Недостатком этого ассоциатввного запоминающего элемента является большоечисло логических элементов в связей, чтоусложняет ячейку и матрицу ассоциативной памяти.Наиболее близким техническим решеием к предлагаемому изобретению является запоминающий элемент ассоциатввной матрицы, содержащий триггер с двумя входными схемами И, две схемы Исчитывания информации, схему ИЛИ, схему НЕ, две выходных схемы И, две ва ходных схемы ИЛИ, пять вхаеых в пятьвьюс одних шин 2,Недостатком этого элемента ассоцвативной матрицы является большоелогических рлементов в связей, чгложняет ячейку и матрицу ассоцватпамятв и снижает быстродействие аатввного процессора при выполнении операций чтения и ассоциативного поиска.еБель изобретения - повышенве быстро.действия ассоциативного запоминающегоэлемента.Поставленная цель достигается тем,что в ассоциативный запоминающий эле 1мент, содержащий триггер, четыре элемента И в первый элемент ИЛИ, причемвыходы первого в втсрого элементов Иподключены соответственно к едивйчномуи нулевому входам триггера, единичныйи нулевой выходы котсрого соединены со;ответственно с первыми входамв третьйго и четвертого элементов И, выходыкоторых подключены соответственно кпервому в второму входом первого эле809370 мента ИЛИ, первые входы первого ивторо 1 о элементов И и третий вход первого элемента ИЛИ соединены соответственно с первыми входом и выходом,совторыми входом и выходом и третьимивходом и выходом ассоциативного запоминающего элемента, введены второйэлемент ИЛИ и пятый элемент И, первыйи второй входы которого подключенысоответственно к выходу первого элемента ИЛИ и четвертому выходу и к четвертому входу ассоциативного запоминающего элемента, выход второго элементаИЛИ соединен со вторым входом третьего элемента И, а первый и второй входыподключены соответственно к пятым входу и выходу и к первым входу и выходуассоциативного запоминающего элемента, второй, третий и четвертый входыпервого элемента И и второй вход второго элемента И соединены соответственно с шестым входом и выходом, со вторыми входом и выходом, с седьмымивходом и выходом и с восьмыми входом и выходом ассоциативного запоминающего элемента, а выход пятого элемента И и единичный выход триггера -соответственно с девятым и с десятымвыходами ассоциативного запоминающего элемента.На фиг. 1 изображена структурнаясхема предлагаемого ассоциативного запоминающего элемента, на фиг, 2 - функциональная схема ассоциативного процессора, в котором применяется предлагаемый элемент,Предлагаемый элемент содержит(фиг, 1 и фиг. 2) входы 1-8, выходы9-18, триггер 19, первый 20, второй21, третий 22, четвертый 23 и пятый24 элементы И, первый 25 и второй 26элементы ИЛИ,Выходы первого 20 и второго 21 элементов И подключены соответственно кединичному и нулевому входам триггера 19, единичный и нулевой выходы которого соединены соответственно с первыми входами третьего 22 и четвертого 23 элементов И, выходы которыхподключены соответственно к первому ивторому входам первого элемента25 ИЛИ, Первые входы первого 20 и второго 21 элементов И и третий входпервого элемента 25 ИЛИ соединены соответственно с первыми входом 1 и выходом 9, со вторыми входом 2 и выходом 10 и третьими входом 3 и выходом11 ассоциативного запоминающего элемента, Первый и второй входы пятого 4элемента 24 И подключены соответственно к.выходу первого элемента 25 ИЛИи четвертому выходу 12 и к четвертому входу 4 ассоциативного запоминающего элемента. Выход второго элемента26 ИЛИ соединен со вторым входом третьего элемента 22 И, а первый и второйвходы подключены соответственно к пятым входу 5 и выходу 13 и к первым1 о входу 1 и выходу 9 ассоциативного запоминающего элемента. Второй, третий ичетвертый входы первого элемента 20 Ии второй вход второго элемента 21 Исоединен соответственно с шестыми входом 6 и выходом 14, со вторыми входом2 и выходом 10, с седьмыми входом 7и выходом 15 и с восьмыми входом 8 ивыходом 16 ассоциативного запоминающего элемента. Выход пятого элемента24 И и единичный выход триггера 19соединен соответственно с девятым 17 ис десятым 18 выходами ассоциативногозапоминающего элемента,Ассоциативный процессор содержит(фиг. 2) ассоциативные запоминающиеэлементы 27, накопитель 28, представляющий собой матрицу, блок 29 местного управления, третий 30, четвертый 31и пятый 32 элементы ИЛИ, элементзо33 НЕ и шестой 34 элемент ИЛИ - по числу строк матрицы накопителя, входящиев блок местного управления, шину 35записи, блоки 36 ввода и выводы 37 информации. Первый 9, третий 11 и восьмой 16 выходы каждого предыдущего35ассоциативного запоминающего элемента27, кроме первого, соединены соответственно с первым 1, с третьим 3 и восьмым 8 входами последующего в столбцематрицы накопителя 28 ассоциативного4 озапоминающего элемента 27, кроме последнего. Второй 10, пятый 13, шестой14, седьмой 15 и девятый 17 выходыкаждого предыдущего ассоциативногозапоминающего элемента 27 подключенысоответственно ко второму 2, к пятому5, к шестому 6, к седьмому 7 и к четвертому 4 входам последующего в строкенакопителя 28 ассоциативного запоминающего элемента 27, кроме входящих в5 О первый столбец накопителя 28, Второй 2,шестой 6, и седьмой 7 входы и десятый18 выход каждого ассоциативного запоминающего элемента 27 первого столбцанакопителя 28 соединен соответственно55 с выходами третьего 30, четвертого 31и пятого 32 и со входом шестого 34элементов ИЛИ, Первые 1, третьи 3 ивосьмые 8 входы ассоциативных запоминающих элементов 27 первой строки накопителя 28 подключены к выходам блока 36 ввода, Первый вход третьего элемента 30 ИЛИ соединен с выходом элемента 33, вход которого подключен к выходу шестого элемента 34 ИЛИ своей ; строки накопителя 28 и к первому входу пятого элемента 32 ИЛИ следующей строки накопителя 28.Один из входов четвертого элемента 31 ИЛИ соединен со вторыми входами третьего 30 и пятого 32 элементов ИЛИ,Элемент работает следующим образом.Предлагаемый ассоциативный запоминающий элемент позволяет реализовать ассоциативный процессор (фиг.2), имеющий пять режимов работы, запись с опросом, запись без опроса, чтение, ассоциативный поиск и поиск максимума. Работу ассоциативного запоминающего элемента рассмотрим на примерахвыполнения записи без предварительногоопроса и ассоциативного поиска, Записываемое слово подается на входы первой25строки матрицы 28 таким образом, чтопрямой код каждого разряда слова поступает на первый вход 1, а обратный кодэтого же разряда - на восьмой вход 8ассоциативного запоминающего элемента27 соответствующего столбца накопителя 28.Запись без предварительного опросаматрицы накопителя 28 производится припоступлении новой информации, которая55должна быть записана в любую свободнуюстроку матрицы накопителя 28,В каждой из занятых информациейстрок матрицы накопителя 28 единичныйсигнал триггера 19 какого-либо из ассоциативных запоминающих элементов 27пройдя с выхода 18 через шестой элемент 34 ИЛИ, проинвертируетсяэлементом 33 НЕ. При этом через третий элемент 30 ИЛИ на вход 2 каждого из ас 45социативных запоминающих элементов 27данной строки будет подан нулевой сигнал,который закроет для записи информациипервый 20 и второй 21 элемент И всехассоциативных запоминающих элементов5027 этой строки. Одновременно этот жесигнал " 1 поступает на седьмые входы7 ассоциативных запоминающих элементов27 следующей строки, разрешая записьв нее информации. Если эта строка накопителя 28 свободна от информации,. то55нулевые сигналы с выходов триггеров19 через выходы 18 ее ассоциативныхэлементов пройдут как сигналы обратной связи 1 на вторые 2 входы своей Ьтроки, разрешая запись информации в нее,Эти же нулевые сигналы с входов триггеров 19 через шестые 34 и пятые 32элементы ИЛИ пройдут на седьмые 7входы ассоциативных запоминающих элементов 27 следующей строки и закроютее для записи информации. Одновременнос шины записи.35 на вход четвертогоэлемента 3. ИЛИ подается единичньйсигнал Запись, проходящий на входы 6всех ассоциативных запоминающих элементов 27. При этом открыта для записи только первая после занятой свободная строка накопителя 28, в которую ибудет записана информация без предварительного опроса накопителя 28.При ассоциативном поиске разрядыпризнака опроса подаются с блока 36ввода на входы нижней строки накопителя28 таким образом, что прямой код каждого разряда признака опроса подаетсяна вход 1, а обратный код этого же разряда - на вход 8 соответствующего столбца накопителя 28,Маскирование опроса производится путем подачи сигнала 1 на входы 3 соответствующих столбцов матрицы 28,На все входы 4 левого столбца накопителя 28 подается сигнал "1", Приэтом сигнал "1 " появится на выходах7правого столбца матрицы в тех и толькотех строках, в которых содержимоевсех незамаскированных разрядов совпадает с кодами соответствующих разрядовпризнака опроса.Техникоэкономическое преимуществопредлагаемого ассоциативного запоминающего элемента заключается в том, чтоон позволяет реализовать режим записиинформации в свободную строку накопителя без предварительного опроса всего накопителя, а также в сокрашениичисла логических элементов по сравнениюс известным элементом, за счет чего повышается быстродействие при выполненииопераций записи н ассоциативного поискав накопителе.Формула изобретенияАссоциативный запоминающий элемент, содержащий триггер, четыре элемента И и первый элемент ИЛИ, причем выходы первого и второго элементов И подключены соответственно к единичномуи нулевому входам триггера, единичный и нуле. вой выходы которого соединены соответст 7 80Фвенно с первыми входами третьего и четвертого элемента И, выходы которых подключены соответственно к первому и второму входам первого элемента ИЛИ, первые входы первого и второго элементов И и третий вход первого элемента ИЛИ соединены соответственно с первыми входом и выходом, со втарымн входом и выходом и с третьими входом и выходом ассоциативного запоминающего элемента, о г л и ч а ю щ и й с я тем, что, с целью повышения быстродействия он содержит второй элемент ИЛИ и пятый элемент И, первый и второй входы которого подключены соответственно к выходу первого элемента ИЛИ и четвертому выходу и к четвертому входу ассоциативного запо- минающего элемента, выход второго элемента ИЛИ соединен со втсрым входом третьего элемента И, а первый и второй входы подключены соответственно к пятым 9376входу и выходу н к первым входу и выходу ассоциативного запоминающего элемента, второй третий и четвертый входыпервого элемента И и втсрой вход второго элемента И соединены соответственно с шестым входом и выходом, со вторымн входом и выходом, с седьмыми входом и выходом и с восьмыми входом и выходам ассоциативного запоминающего 1 Э элемента, а выход пятого элемента И иединичный выход триггера - соответственно с девятым и с десятым выходамиассоциативна о запоминающего элемента,15 Источники информации,принятые во внимание прн экспертизе 1. Авторское свидетельство СССР% 513393, кл. ( 11 С 15/00, 1974. 2. Авторское свидетельство СССР 26 % 478297, кл, С 06 Г 1/00, 1973