Программируемое постоянное за-поминающее устройство

Союз Советски кСоцивлнстмческмкреспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 п 1809378(22) Заивлено 01.03.78 (21) 2586371/18-24с присоединением заявки УЙвв лелем взебретекик к вткрмткй(54) ПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕУСТРОЙСТВО Изобретение относится к вычислительной технике и может быть использовано при построении систем памяти ЭВМ,Известны программируемые постоянные запоминающие устройства на МДП-транзисторах с изменяемым порогом включе 5 ния 13 и 2.Основным их недостатком является невозможность избирательного стирания информации, в связи с чем при частичном1 О перепрограммировании возникает необходимость в буферном запоминающем устройстве.Известно другое запоминающее устройство, содержащее дешифраторы строк15 и столбцов и матричный накопитель, каждый запоминающий элемент которого со, держит. МИП-транзистор с изменяемым порогом включения, затворы которых по строкам соединены с числовой шиной,под 20 ключенной к одному из выходов дешифратора строк, а истоки и стоки их соединены с истоковыми и стоковыми разрядными шинами, соединенными с соот ветствующими выходами дешифраторастолбцов 3,Недостатком этой конструкции является невозможность стирания информации водном запоминающем элементе, так какзатворы транзисторов обьединены и поэтому необходимо запоминать содержимоеслова во внешнем регистре,Наиболее близким техническим решением к предлагаемому является прог раммируемое постоянное запоминающее устройство, содержащее дешифраторы строки столбцов, выходы которых подключенык словарным, первым и вторым разрядным шинам, соединенным соответственнос затворами, стоками и истоками запоминающих МИП-транзисторов с изменяемымпорогом включения, подложки которыхподключены к шине общего стирания, нагруэочные транзисторы, затворы и истоки которых подключены к шине питания,стоки - к первым разрядным шинам, аподложки - к шине нулевого потенциала,первые и вторые коммутирующие транзкс -809378 торы, истоки и подложки которых подключены к шине нулевого потенциала,затворы - к соответствующим шинам перезаписи, стоки вторых коммутирующихтранзисторов подключены ко вторым разрядным шинам 4.Недостатком этого запоминающегоустройства также является невозможность избирательного стирания и регенерации информации непосредственно внутриустройства,Цель изобретения - расширение области применения программируемого постоянного запоминающего устройства за счетизбирательного старания и регенерации 15информации,Поставленная цель достигается тем,что в устройство введена шина избирательного стирания и управляющие МДПтранзисторы с изменяемым порогом включения, стоки которых соединены с первыми разрядными шинами, истоки - со стоками первых коммутирующих транзисторов,затворы - с шиной избирательного стирания, а подложки с шинойобщего стира- ф 5ния.На чертеже приведена электрическаясхема запоминающего устройства,Устройство содержит дешифратор 1строк и дешифратор 2 столбцов, матрич- З 0ный накопитель 3 с запоминающими МДПтранзисторами 4 с изменяемым порогомвключения, словарные 5, первые 6 и вторые 7 разрядные шины, нагрузочные транзисторы 8, управляющие транзисторы 9с изменяемым порогом включения, первые 10 и вторые 11 коммутирующиетранзисторы, шину 12 питания и шину13 нулевого потенциала, шину 14 избирательного стирания, шины 15 и 16 перезаписи шину 17 общего стирания. 45 50 55 формула изобретения В такой конструкции имеется воэможностьпроизводить запись иэ запоминающих транзисторов 4 в управляющие транзисторы 9, при которой происходит инверсия информации, а именно: запись логического нуля в управляющий транзистор 9 происходит лишь при единичном состоянии запоминающего транзистора, а логическйй нульв управляющем транзисторе 9 преобразуется в логическую единицу в запоминающем транзисторе 4.Стирание информации в выбранном слове или во всех управляющих транэисто рах 9 происходит при подаче высокого уровня на шину 17 и низкого уровня на выбранную словарную шину 5 или на шину 14 избирательного стирания, а на остальные шины 5 подается высокий уровень, что переводит выбранные транзисторы 4 или 9 в открытое состояние (логическая единица).Запись информации в транзисторы 4 или 9 производится при подаче высокого уровня на выбранную словарную шину 5 или шину 14 и низкого уровня на первую разрядную шину 6, в результате чего, ,высокое напряжение оказывается приложенным к затворному диэлектрику только одного транзистора 4 или 9 и переводит его в закрытое состояние (логический нуль), Для этого высокое напряжение подается на шину 12 питания и через нагрузочные транзисторы 8 попадает на первые разрядные шины 6, а на вторые разрядные шины 7, через коммутирующий транзистор 11, подается низкий уровень.Избирательное стирание информации осуществляется в несколько этапов. Сначала стирается информация во всех управляющих транзисторах 9, затем информация иэ выбранного слова переносится в управляющие транзисторы подачей высокого уровня на шину 14 и 12 и отпирающего напряжения на шину 16, После этого производится дозапись логических нулей в соответствующие управляющие транзисторы 9 указанным выше способом, стирание информации в выбранном слове и перенос информации из управляющих транзисторов в это выбранное слово (транзисторы 4) подачей высокого уровня на шину 12 и шину 5 и отпирающего напряжения на шину 15, Такой перенос также происходит с инверсией информации.Считывание осуществляется. по величине тока между первой и второй разрядными шинами 6 и 7 обычным способом,Кроме того, в такой конструкции можно вводить информацию через управляющие транзисторы 9 в инверсном коде с последующим переносом ее в слово накопителя 3, что уменьшает напряжение, необходимое на шине 12 питания, так юк в этом случае время воздействия на запоминающий транзистор 4, в который не производится запись логического нуля, уменьшается по сравнению с поочередной записью логических нулей в запоминающие транзисторы 4 выбранного слова. Программируемое постоянное запоминающее устройство, содержащее дешифраторы строк и столбцов, выходы которых подключены к словарным, первым и вторым разрядным шинам, соединенным соответственно с затворами стоками и ис- токами запоминающих МДП-транзисторов Злс изменяемым псрогом, включения, подложки которых подключены к шине общего стирания, нагруэочные транзисторы, эатвсры и истоки которыхподключены к шине питания, стоки - к первым разряд О ным шинам, а подложки - к шине нулевого потенциала, первые и вторые коммутирующие транзисторы, истоки и подложки которых подключены к шине нулевого потенциала, затворы - к соответст- И вующим шинам перезаписи, стоки втсрых , коммутирующих транзисторов подключены ко вторым разрядным шинам, о т л и ч аю щ е е с я тем, что, с целью расширения области применения устройства эа счет избирательного стирания и регенерации инфсрмации, в него введены шина избирательного стирания и управляющиеМЙП-транзисторы с изменяемым псрогомвключения, стоки которых соединены спервыми разрядными шинами, истоки - состоками первых коммутирующих транзисторов, затворы - с шиной избирательного стирания, а подложки с шиной общего стирания. Источники информации,принятые во внимание цри экспертизе1. Патент США % 3909806,кл. 340-173, опублик. 1975.2. Авторское свидетельство СССРМо 458036, кл. 5 11 С 11/40, 1973,3. Патент США % 3846768,кл, 340-173, опублик. 1975.4. Прангишвили И. В, и др. ЭлементыЗУ на МЙП структурах, М., 1978, с.168169 (прототин).Составитель В, Ушаковова Техред Т.Власенко Корректор С, Шекма актор Е. Луш П "Патент, г, Ужгород, ул, Проектная, 4 Филиал Закаэ 441/69 Тир ВНИИПИ Государственно 1 по делам изобретений 113035, Москва, Ж-Э 5, аж 656 Подписно комитета СССРоткрытийаушская наб., д, 4/5