Патенты опубликованные 28.02.1981

Номер патента: 809152

Опубликовано: 28.02.1981

Авторы: Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 5/02

Метки: двоичнодесятичных, двоичные, преобразования, чисел

...ко второму входу первого дополнительного сумматора 27 выход шестого элемента И 18 через трехтактный дополнительный элемент 32 задержки соединен с первым входом четвертого дополнительного сумматора 33, выход которого подключен к первому входу пятого дополнительного сумматора 34 и через второй двухтактный дополнительный элемент 35 задержки ко второму входу пятого дополнительного сумматора 34, выход которого соединен со вторым входом второго дополнительного сумматора 29, выход седьмого элемента И соединен с первым входом шестого дополнительного сумматора 36 и через третий двухтактный дополнительный элемент 37 задержки со вторым входом шестого дополнительного сумматора 33, выход девятого элемента И 25 через второй шеститактный...

Номер патента: 809153

Опубликовано: 28.02.1981

Авторы: Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 5/02

Метки: двоично, двоичныхчисел, десятичные, преобразования

...где: 47 - код двоичного числа, подаваемого на информационную входную шину 5; 48 - логические уровни на шине 7 управления; 49 - логические уровни на шине 2 управления; 50 - логические уровни на выходе элемента ИЛИ 9;51,52,53,54 - соответственно, логические уровни на первом, втором, третьем и четвертом разрядных выходах сдвигового регистра 1; 55 - логические уровни на выходе элемента И 11; 56 - логические уровни на выходе элемента 15 задержки; 57 - логические уровни на выходе сумматора 6;58 - логические уровни на выходе элемента И 17; 59 - логические уровни на выходе элемента И 18; 60 - логические уровни на выходе элемента 20 задержки; 61 - логические уровни на выходе сумматора 21;62 - логические уровни на выходе элемента и И 22; 63 -...

Номер патента: 809154

Опубликовано: 28.02.1981

Автор: Червяков

МПК: G06F 5/02

Метки: классов, код, кодав, остаточных, полиадического, системы

...числа А по модулю Р,.Таким образом, на выходе преобразователя формируются сигналы, соответствующие представлению числа А в СОК.Если устройство реализовано на комбинационных элементах, то преобразование числа осуществляется за один такт при любом количестве модулей, при этом входы 13, 14 и 15 замкнуты (на чертеже показано пунктиром) и управляющий сигнал, соотг з зветствующий числам Яг, Яг, Яз поступает на вход 16.Если преобразователь реализован на интегральных схемах, то ему присуще простота и большая надежность. Время преобразования определяется суммарной задержкой сигнала в блоках 3, 8, 10 и 11.Пример. Пусть известно представление числа А в полиадическом .коде А= (1,0,2). Найти представление числа в СОК.На вход регистра...

Номер патента: 809155

Опубликовано: 28.02.1981

Авторы: Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоично-деся-тичного, двоичного, двоичный, кода

...- блок 5 приема информации - вход регистра 1. В каждом 1-ом5цикле (1 = 2, 4 2 п) по сигналу К из блока 9 управления информация, переписываемая из регистра 1 в регистр 2, корректируется сумматором 15. Коррекция заключается в сложении кода регистра 1 с кодом, вырабатываемым блоком 16 коррекции в за- говисимости от содержимого четвертого разряда (цепь 17) регистра 1 в (4)+1)-м такте цикла коррекции К=О, 1, 2, гп - 1).При нулевом значении четвертого разрядаз (4) +1) -м такте блок 16 коррекции вырабатывает код 0000, при единичном значении -код 1101, который в 4)+1) =м, (4)+2)-м,(4) +3) -м и (4) +4) -м тактах последовательномладшими разрядами вперед поступает навход сумматора 15. В цикле коррекции в каждом (4)+4)-м такта выработка сигнала...

Номер патента: 809156

Опубликовано: 28.02.1981

Автор: Мухопад

МПК: G06F 5/02

Метки: единиц, последовательноговыделения, разрядногокода

...положение первойщ единицы 00010000 и одновременно она гасится на основном регистре, т. е. остается код 00000110, подготовленный для выделения последующей единицы.2. Функция генератора бегущей единицы.При заданных разрядах кода последовательно генерируется сигнал 1 на первом входе, затем на втором и т. д, до п, затем последовательность повторяется, начиная с первого входа и т. д.Указанная функция реализуется предлагаемым устройством, если внешней цепью соединить выход 20 со входом 22.Перед началом работы в рассматриваемом режиме подается сигнал установки единичного состояния в основном регистре или записывается код из одних единиц в основной регистр по параллельным информационным входам.Затем осуществляется режим выделения...

Номер патента: 809157

Опубликовано: 28.02.1981

Авторы: Браташова, Смирнов, Тимофеев, Федоров

МПК: G06F 5/02

Метки: вдвоично-десятичный, градусов, двоичного, код, кода, минут, секунд

...7 минут. Сигнал переполнения со счетчика 7 минут оступаст на вход счетчика 6 градусон. Одновременно сигнал со счетчика-формирователя 8 поступает на управляюший 4 счсг пс 9 с постоянным коэффициентом счета, который на каждом 11-ом импульсе воздействует через управляющий вход на счетик-формирователь 8, меняя его коэффициент счета с восьми на левять. Выходы сцетчика-формирователя 8 соединены с дсшиф- О ратором 10 секрл, который преобразует двоичный кол младших разрядов в лвоично-десятичный кол единиц секунд.Когда число, записанное в лвоичном счетчике З,будет считанным ло конца, дешифратор 4 нуля выдает сигнал запрета на элемент И 2, который прекрансает подачу импульсов от генератора 1 в преобразователь, и процесс преобразования...

Номер патента: 809158

Опубликовано: 28.02.1981

Автор: Чачанашвили

МПК: G06F 5/02

Метки: кода, непозиционного, позици-онных, признаков, формирования

...группа входов которого соединена с шинами задания константы, а выход подключен к управляющему входу сумматора по модуНа чертеже приведена блок-схема устройства.Устройство содержит сумматор 1 по модулю, блоки 2 и 3 сравнения, одйоразрядный двоичный сумматор 4.20 Устройство работает следующим образом.Остаток аз сравнивается с константойр на блоке 3 сравнения. Если з ( р, то выходной сигнал. блока 3 сравнения даст раз80958 Составитель В. КаидаТехред Л. БойкасТираж 756Государственного комитела м изобретений и отксква, Ж - 35, РаушскаяПатент, г. Ужгород, ул новКорректор Г.Подписноеета СССРрытийнаб., д. 4/5Проектная, 4 Редактор Н. КешеляЗаказ 17/58ВНИИП ешетник 113035, Милиал ППП решение на прохождение величины 1 з через сумматор 1 по модулю...

Номер патента: 809159

Опубликовано: 28.02.1981

Авторы: Мадоян, Минасян

МПК: G06F 5/02

Метки: дешифратор

...И - НЕ, а единичные и нулевые выходы вход ного регистра подключены к соответствующим выходным элементам И - НЕ, Вход формирователя 3 подключен к шине стробирования, а выход подключен к входам перезаписи входного регистра.Дешифратор работает следующим образом.В исходном состоянии триггеры входного регистра находятся в нулевом состоянии, на комбинационных входах выходного элемента И - НЕ 2 присутствуют разрешающие потенциалы, При поступлении на шину 4 стробирующего импульса длительностью (с (фиг. 2, а) на выходе элемента И - НЕ 2 появляется потенциал нулевого уровня инверсное значение строб-импульса с задержкойс, равной задержке одного вентиля, т, е. элемента И - НЕ (фиг. 2, в).Одновременно строб-импульс поступает на вход...

Номер патента: 809160

Опубликовано: 28.02.1981

Авторы: Бяльский, Гехт, Новохатняя

МПК: G06F 5/04

Метки: кода, параллельный, после-довательного, преобразования

...А.Тираж 75 ИПИ Государст по делам изобрМосква, Ж - 3 ПП Патент,Власенко едакто аказ 17 Н 1130 лиал разряда регистра сдвига, а выход - с пер- вым входом триггера режима, второй вход которого является входом Начало сообщения устройства и соединен с входом первого разряда регистра сдвига.На чертеже показано устройство для преобразования последовательного кода в параллельный, функциональная схема. Устройство содержит регистр 1 сдвига триггер 2 режима, элемент И 3, генератор 4 тактовых импульсов, шину 5 кодовых импульсов, шину 6 Начало сообщения. Емкость регистра 1 сдвига составляет и + 1 разряд.Устройство работает следующим образом. На шину 6 Начало сообщения поступает сигнал, который записывает 1 в первый разряд регистрасдвига....

Номер патента: 809161

Опубликовано: 28.02.1981

Авторы: Овчинников, Овчинникова

МПК: G06F 7/02

Метки: обработкисигналов, цифровой

...Преобразованный в цифровой за время /2 сигнал, где т - длительность сигнала, поступает ца коммутатор 4, в котором два соседних числа в одном стробе дальности разде 25 г 5 ктгс 5 ц двум каналам. После идентификации кодов этих чисел в блоке 5 идентификации кодов они сравниваются цо величине в блоке 6 сравнения. Признаки сравнения двух чисел поступают на два входа блока выделения большого числа и входы элементов 8 и 9 И. Б блоке 7 выделения большого числа выделяется оольшее число из двух и обрабатывается в дальнейшем в цгГрровом фильтре 2. Элементы 8 и 9 И управляклся по дру их Входам импульсом длите;ьностью С 2. УцравляОщй импульс положительной полярности расположен в той части строба, где производится сравнение двух чисел одного строба,...

Номер патента: 809162

Опубликовано: 28.02.1981

Автор: Губницкий

МПК: G06F 7/02

Метки: двоичныхчисел, сравнения

...нулевой потенциал, запрещающий прохождение импульсов с выходов переноса двоичных счетчиков. Одновременно сигнал Начало сравнения перебрасывает в единичное состояние трипер 4, в результате чего импульсы с генератораимпульсов начинают поступать на в.соты двоичных счетчиков. Поскольку в каждом из двоичных счетчиков записано какое-либо число, то импульсы переноса с выходов счетчиков будут появляться тогда, когда произойдет досчет числа импульсов в соответствующем счетчике до числа, равного емкости счетчика. Причем первым появится импульс переноса со счетчика, в котором записано максимальное число, а последним со счетчика, в котором записано минимальное число. Импульсы переноса с выходов счетчиков перебрасывают в единичное состояние...

Номер патента: 809163

Опубликовано: 28.02.1981

Авторы: Лысенко, Попов, Скибенко, Сорокин

МПК: G06F 7/04

Метки: выбора, экстремальногочисла

...поступает на входы 37 управления всех четырех сумматоров 3 по модулю два,При выборе большего числа на вход 37 управления сумматоров 3 по модулю два посту пает нулевой потенциал, а на входы 36 поступают сравниваемые числа, В результате на выходе каждого сумматора 3 по модулю два вырабатывается то же самое число, что и на входе, Каждое сравниваемое число с выхода сумматоров 3 по модулю два поступает на соответствующие входы схем 2 сравнения. Таким образом, первый разряд числа А - а, (фиг. 3) поступает на элемент8ИЛИ 32, а сигнал переноса Г 1 О и первый разряд числа В - в - на первый элемент И - НЕ 34. Перенос П";и первый разряд числа с - с, поступают на входы второго элемента И-НЕ 34. Единичный сигнал на выходе элемента ИЛИ 32 появится...

Номер патента: 809164

Опубликовано: 28.02.1981

Автор: Никонов

МПК: G06F 7/04

Метки: сравнения, чисел

...по заднему фронту синхроимпульса в зависимости от сигнала переноса на выходе сумматора 23.Прохождение синхроимпульсов через эле о мент И-НЕ 9 и элемент НЕ 16 на входы синхронизации 1-К триггеров 3 - 5, а также через элемент И-НЕ 6 на входы синхронизации 1-К триггеров 1 и 2 запрещается сигналом 0, поступающим на шину управления 27, 45После прихода синхроимпульса на информационные входы 39 - 46 сумматора подаются следующие тетрады чисел и т. д. При этом каждый раз производится только определение межтетрадного переноса, а схема формирования окончательного результата блокирована, что повышает помехоустойчивость устройства.При подаче на входы сумматора старших .тетрад сравниваемых чисел на шину управления 27 поступает сигнал 1, разрешаю щий...

Номер патента: 809165

Опубликовано: 28.02.1981

Автор: Полисский

МПК: G06F 7/04

Метки: сравнения, чисел

...В этом случае с выхода узла 4 анализа поступает число, на единицу большее количества единиц, содержащихся в старших разрядах регистров сравниваемых чисел, и записывается через 30 элементы запрета 10 и 11 в регистр 14. Значение старшего разряда анализируемого числа с выхода элемента ИЛИ 5 записывается в регистр 2 результата.Каждый элемент преобразования запираетвыходной сигнал соответствующего регистз 5 ра 1 1, 1, и выдает значение О навсех последующих тактах работы устройства, если на выходе схемы 15 сравнения и, соответственно, на третьем входе этого элемента значение 1, а на выходе регистра 1 - значение 0. В противоположном случае, когда на выходе схемы 15 сравнения и, соответственно, на третьем входе узла преобразования...

Номер патента: 809166

Опубликовано: 28.02.1981

Автор: Полисский

МПК: G06F 7/04

Метки: ближайшего, заданному, числа

...подается сигнал на вход элемента И 5, Поскольку для оставшейся части массива чисел имеются сигналы на всех входах элемента И 5, появляется сигнал на его выходе, который переводит триггер 7 в состояние 1. С исчезновением сигнала на инверсном выходе триггера 7 пропадает сигнал на четвертом входе элемента И 4. Таким образом, до окончания процесса выбора состояние 01 триггеров 6 и 7 сохраняется для всех чисел, больших заданного, а сами эти числа из процесса дальнейшегс рассмотрения исключаются. Для чисел, у которых в рассматриваемом разряде, как и у заданного числа, записан нуль, исходное состояние триггеров 6 и 7 не изменяется. 35 40 45 50 66вые числа. Если в массиве чисел имеется число, равное заданному, то это индицируется исходным...

Номер патента: 809167

Опубликовано: 28.02.1981

Авторы: Бодня, Камалов, Мамонов

МПК: G06F 7/04

Метки: двоичныхчисел, сравнения

...сц входом трехвходового элемента И-НЕ 4 н сц входом лвухвхолового элемента И-НЕ15 5, выхцлы элементов И-НЕ 4 и 5 соединены с 1) входами лвухвхолового элемента И-НЕ 6, ница 7 разрешений устройства соединена со вх)л 1 ми трехвх) 1 овь 1 х элементов И-НЕ 3 и 4,аботает устройство следующим ооразом.11 ри сравнении информации трех регист рцвНа шину разрешения 7 подастся елицичць 1 й логический уровень. Если в сравниваемых разрялах записаны единицы, ца вых)л;1 х суммы и переноса сумматора 2 будут елицичцьц логические уровни, а если в сравн 11 в 11 смых разр 51 дах нули, то на выходах сум 25 хы и церешгса сумматора 2 будут нулевые логи 1 ескне уровни. 11 ри наличии олинаковьх уровней ца выхолах суммы и переноса суч)ак)ра 2 ца выхоле элемента...

Номер патента: 809168

Опубликовано: 28.02.1981

Автор: Кулешов

МПК: G06F 7/04

Метки: сравнения, чисел

...начинается в моментпоступления импульса Г 1 уск по входу 17управления - сигнал начала контролируемойй последовательности. Эта кома нда поступает на элемент 3 ИЛИ, а затем навход двоичного счетчика 11, дозаписываяк установленному в счетчике числу единицу.Таким образом в двоичном счетчике 1находится дополнительный код минимально допустимого числа. Одновременно команда Пуск поступает на входы триггеров 1и 2, устанавливая их соответственно в единичное и полтвержлая нулевое состояние.Триггер 1 даст разрешение на элемент 5 И.Имгульсы контролируемой последовательности, поступающие на информационныйвод 9 Прием через элемент 5 И и элемент 3 ИЛИ, проходят на счетный входлвоичного счетчика 11. В момент поступления на счетный вход этого...

Номер патента: 809169

Опубликовано: 28.02.1981

Авторы: Гелькина, Захаренко, Левитин, Харитонов

МПК: G06F 7/38

Метки: арифметическое

...мантиссы ЕМЗ анализируется на значимость схемой 6. Шиф ратор 7 выставляет код денормализации Е МЗ в пределах слова, т. е. внутри Е МЗ (число старших нулевых 16-ричных цифр). Шифратор 10 представляет собой два триггера, на которые переписывается значение счетчика 2 операндов. Так, при сложении третьих слов мантисс на шифратор 10 переписывается значение счетчика операндов 2, равное 10.Таким образом, шифратор О определяет величину денормализации третьего слова промежуточной мантиссы Е МЗ в пределах операнда в предположении, что два старших слова промежуточной мантиссы Е М 2 и ХМ равны нулю. Если в процессе формирования суммы или ее преобразования окажется, что второе и первое слово промежуточной мантиссы результата равны нулю, то...

Номер патента: 809170

Опубликовано: 28.02.1981

Авторы: Дудыкевич, Максимович

МПК: G06F 7/38

Метки: извлечения, корнятретьей, степени

...4 соединены с единичными выходами старших разрядов счетчика 1, а сигнальные входы подключены к выходам младших разрядов счетчика 1. Таким образом, частота импульсов на выходе элемента ИЛИ 7 определяется частотой 5 (1), поступающей на вход счетчика 1, и числом 1 х 1 ), содержащемся в счетчике 1 и изменяющимся в процессе вычисления где Макоэффициент пересчета счетчиков1 и 2.Счетчики 1 и 2 Группы 3 элементов И, элемент ИЛИ 6 представляют собой двоичный умножитель, частота импульсов на выходе которого определяется числом М) и частотой 1 т ), поступаюгцей на вход счетчика 2 16 ) : И йл 7 ),(4)Элемент И 9 и триггер 10 представляютсобой схему вычитания, частота импульсовпа ццхо,ц которой определяется разностьючас 1 о 1 н сс входах Из выражений...

Номер патента: 809171

Опубликовано: 28.02.1981

Авторы: Кожуховский, Штаров

МПК: G06F 7/38

Метки: возведения, двоичных, п-раз-рядных, степень, чисел

...элементов И 6 и 7 и разрешение для элемента 9. С управляющего входа 12 через открытый элемент 9 на счетчик 5 (опроса) начинают поступать импульсы, частота которых определяет быстродействие устройства. Счетчик 5 начинает считать импульсы и его первый разряд сравнивается с кп-разрядом регистра 3, 2-ой разряд -- с (к - 1)п-разрядом регистра 3, 3-ий разряд с (к - 2)п разрядом и т.д., кп-разряд с 1-ым разрядом регистра 3. Сравнение происходит на элементах И гругггы 8. Через те элементы И группы элементов 8, ца первые входы которых поступает логическая 1, с регистра 3 будут проходить импульсы огроса, поступающие ца другис их входы со счетчика 5 опроса. Эти импульсы через элемент ИЛИ 10 будут поступать на сумматора 4 результата.Таким образом,...

Номер патента: 809172

Опубликовано: 28.02.1981

Автор: Баранов

МПК: G06F 7/38

Метки: вычисления, квадратногокорня

...состоянии. Элемент 10 И открыт по второму входу единичным сигналом нулевого выхода триггера 5, а элементы И 8 и 9 закрыты по первому входу нулевым сигналом единичного выхода триггера 4.Цепь циркуляции последовательного кода в регистре 1 замкнута через одноразрядный сумматор 3, а в регистре 2 - через элемент 10 И и элемент 11 ИЛИ.В регистр 1 записывается последовательно, начиная с младших разрядов, дополнительный двоичный код подкоренцого выражения, который запоминается динамическим способом в замкнутой цепи регистр 1 - сум. матор 3.Регистр 2 в исходном состоянии очищен, Запуск устройства осуществляется подачей единичного сигнала ца управляющую шину 14, который устанавливает триггер 4 в единичное состояние. 10 15 20 25 Эо Э 5 40 Двоичный...

Номер патента: 809173

Опубликовано: 28.02.1981

Авторы: Али, Кошкин, Суейдан, Шумилов

МПК: G06F 7/38

Метки: вычислительное, матричное

...вычислении функции следующие Ор = щ(г; Хо = 1/К; Ув: О,где К - коэффициент деформации вектора;К = и (1+2 )1 фРезультаты вычисленияУ= япр; Х= соврНа первом этапе определяются операторы ( 1 , которые. необходимы для этапа 11, где вычисляются новые координаты вектора.На этапе 11 выполняются либо операция сложения, либо операция вычйтания (в зависимости от значения оператора ;, которое принимает значение + 1 или - 1) и операция сдвига. После и-шагов вычисле ния мы получим конечные координаты век тора Х и Ъ,равные значениям сояри япр соответственно.Установлено, что код, построенный из множества значений операторов(Я находится в простой зависимости от угла поворота вектора. Эта зависимость имеет прямолинейный ступенчатый вид (фиг. 4). Код...

Номер патента: 809174

Опубликовано: 28.02.1981

Авторы: Али, Зуев, Суейдан, Шумилов

МПК: G06F 7/38

Метки: вычислительное, матричное

...уменьшаемое. К этому числу добавляются еще цифры из подкоренного выражения, Это и есть уменьшаемое второго шага.Предположим, что вторая цифра результата равна единице. Проверка этого предположения осуществляется вычитанием из уменьшаемого числа ОС 101, где С 1 - первая цифра результата.0000 Переноса нет. Остаток отрицательный, Следовательно, вто 01011- рая цифра результата равна ну-.лю. 3-й шаг; отбрасываем первую цифру остаткаи повторяем действия второго шага. Из вычитаемого вычитаем число ОС 1 С 201, где С 2вторая цифра результата. 00011 Переноса нет. Остаток отрица 10111тельный. Третья цифра резуль 011010 тата равна Ои так далее. МВУ работает следующим образом.Разряды подкоренного выражения поступают на матрицу. Первые два разряда...

Номер патента: 809175

Опубликовано: 28.02.1981

Авторы: Бойчев, Корнейчук, Смольникова, Тарасенко, Торошанко

МПК: G06F 7/38

Метки: кодов

...обрабатсинаемых слов.11 иболее близким по технической сущнсэсти к ирсдлагамоэму является постоянное запоминающее устройство для воспроизведения сложных функций, содержащее входной регистр, блок постоянной памяти, два вьхсэдных регистра и сумматор 12.11 достаткми этого устройства являются.больщие аппаратурные затраты и неноз. можность вычислять более одной функции.Цель изобретения - упрощение преобразователя.Поставленная цель достигается тем, что в преобразователь колон, содержащий первый блок постоянной памяти, первый сум ------ тг .г, ольникова,.9. Г Тарасенко" анко:., 1,".: "(5)) Ио, 4(ЩЩЯ 31 К) .1, С )с- .К 4 Р Ьгнк е Ф 11 лу и нный ряд определяется коффц 13(.Н 3( М 1О(с -" (Р3 Г(; СО,Лтпфк" 9АсАоцк),ЗЖ,с 1 С,КцЯ 15 10 рог 0 ОЛОКс...

Номер патента: 809176

Опубликовано: 28.02.1981

Авторы: Китаев, Михайлов

МПК: G06F 7/39

Метки: деления

...выходами блока задания делителя, выходы поразрядных узлов сравнения соединены с управляющими входами коммутатора, выход старшего поразрядного узла сравнения подключен ко входу счетчика частного и ко входу установки буферного счетчика. эо 35 40 45 50 55 4На чертеже приведена блок-схема устройства,Устройство для деления содержит тактовый вход 1, коммутатор 2 импульсов, счетчик 3 делимого, блок 4 фиксации окончания деления, буферный счетчик 5, блок 6 сравнения, блок 7 задания кода делителя и счетчик 8 частного, Блок 6 сравнения состоит из поразрядных узлов 9 сравнения. Блок 7 задания кода делителя может быть выполнен, например, в виде коммутатора, подключающего один из регистров, в которые записано в параллельном коде значение делителя,...

Номер патента: 809177

Опубликовано: 28.02.1981

Авторы: Иванов, Попов

МПК: G06F 7/56

Метки: одноразрядныйсумматор, оптоэлектронный

...1 и 2 открывается ветвь блока б, содержащая фотодиоды 7 и 8. Напряжение источника 17 подобрано таким образом, чтобы точки 30 и 31 имели в этом случае одинаковый потенциал. Поэтому ток через светодиод 13 не протекает и излучения света не происходит,Ток, протекающий по контуру 17 - 14 - 15 6 - 5 - 16, соответствует току возбуждения светодиода 15.Так как ток возбуждения светодиода 15 выше тока возбуждения светодиода 14, то излучает только светодиод 14, что соответстциях. Фотодиод 5 оптически связан со всемивходами,Суммирование чисел производится следующим образом.Слагаемые закодированы в двоичном коде, где 1 соответствует наличию излучения, а О - отсутствию излучения.Слагаемые поступают на входы сумматора - фоконы 1, 2 и 3 в виде...

Номер патента: 809178

Опубликовано: 28.02.1981

Авторы: Иванов, Прыгунов

МПК: G06F 7/56

Метки: оптоэлектронного, сумматора, ячейка

...сигнал, фото- гальванический элемент возбуждает напряжение О,. Если на вход сумматора поступают два или три сигнала, то фотогальванический элемент 1 возбуждает напряжение У и 13 з соответственно.Ввиду практической линейности люкс- вольтовых характеристик нагруженного фотогальванического элемента 1 можно считать, что 13 РО, 132 Ц и 13 РЗБ. При включении последовательно с фотагальваническим элементом 1 светодиода 4 и туннельного диода 3 нагрузочные прямые параллельны. Вольтамперная характеристика туннельного диода 3 подобрана таким образом, что величины токов Э (Ь 1) и 3 (13 з) достаточны, а величины токов Э(13 о) и 3 А) недостаточны для высвечивания светодиода 4. Величина сопротивления фотодиода 2 также принимает четыре значения. Если,...

Номер патента: 809179

Опубликовано: 28.02.1981

Авторы: Бондаренко, Линкин, Лихошва, Сергацкий

МПК: G06F 7/62

Метки: двухимпульсных, последовательностей, суммирования

...сдвига 10: Выход элемента И 8 соединен со входом регистра сдвига 10, управляющий вход которого подключен к выходу генератора импульсов 1. Выход регистра сдвига 10, являющийся выходом устройства, соединен через формирователь импульсов 11 с вычитающим входом счетчика импульсов 6.Устройство работает следующим образом.Появляясь на одном из входов элемента ИЛИ 2 (фиг. 2, и. 1, 2) импульс проходит на его выход и поступает на вход элемента ИЛИ 4. При одновременном появлении на входах устройства импульс появляется также на выходе элемента И 3, задерживается элементом задержки 5 на время т и поступает на вход элемента ИЛИ 4. При этом прохождение импульса с выхода элемента ИЛИ 2 аналогично описанному выше. С выхода элемента ИЛИ 4 импульсы...

Номер патента: 809180

Опубликовано: 28.02.1981

Автор: Коновалов

МПК: G06F 9/00

Метки: адресов, датчиковмногоканальной, дляформирования, измерительной, программное, системы

...выходы регистра номера канала соответственно подключены к входам Останов и Запуск блока управления, управляющий вхо счетчика соединен со входом Изменение коэффициента деления устройства.На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - граф опроса датчиков.Программное устройство для формирования адресов датчиков многоканальной измерительной системы содержит блок 1 основной памяти, блок 2 вспомогательной памяти, счетчик 3, регистр 4 номера канала, сумматор 5, регистр 6 адреса, первый 7 и второй 8 информационные регистры, схема 9 сравнения, дополнительный счетчик 10, блок 11 управления, тактовый генератор 12, граф опроса датчиков, содержащий узлы 13 и конечные вершины 14.Устройство работает следующим образом.В блоки...

Номер патента: 809181

Опубликовано: 28.02.1981

Автор: Борисевич

МПК: G06F 9/00

Метки: записьюи, информации, считыванием

...регистра 23 добавляется +1.25. К содержимому регистра 25 добавляется +1, код регистров 24 и 25 заносится в регистр 3, осуществляется чтение по этому адресу с передачей информации из регистра 2 в дешифратор 6.26. Засылка кода регистра 24 в блок 17.27. Занесение в регистр 3 суммарного кода регистра 24 и кода соответствующей ячейки блока 7. 5028 К содержимому регистра 25 добавляется +1, код регистров 24 и 25 заносится в регистр 3, по этому адресу записывается из дешифратора 6 информационноеслово заголовка сообщений.29. В регистр 3 из соответствующей ячейки блока 7 и из дешифратора 6 заносится код, задающий адрес определенной фиксированной ячейки очереди,б30. Засылка кода регистра 21 в регистр 20 31, Засылка суммарного кода регистра...