Архив за 1979 год

Номер патента: 691836

Опубликовано: 15.10.1979

Автор: Раинчик

МПК: G05F 3/08

Метки: параметрический, постоянного, стабилизатор

...плечу.Таким образом, данная схема позволяетзначительно снизить величину напряжения питания и сократить потери мощности на балластном резисторе без ухудшения пуско 1 е зых свойств стабилизатора. Особенно существенным становится выигрыш при большом количестве используемых стабилитронов. формула изобретения Параметрический стабилизатор постоянного напряжения, содержащий цепочку из по крайней мере двух последовательно-соев динениых газоразрядных стабилитронов,подсоединенную через балластный резистор параллельно входным выводам и непосредственно-параллельно выходным выводам, и два шунтирующих резистора, один из которЫх одним зажимом соединен с одним из выходных выводов, а другой - с другим выходным выводом, отличающийся тем, что, с...

Номер патента: 691837

Опубликовано: 15.10.1979

Автор: Апарин

МПК: G06D 1/00

Метки: временный, диксриминатор, струйный

...на величину т,Тогда импульс в выходном канале 13 будет продолжительнее, чем импульс во входном канале 12 на ту же величину.Импульс в канале 14 питания, равныйимпульсу в выходном канале 13, и сигналв канале 9 управления триггера 1 появляются одновременно, вследствие чего в прямомвыходном канале 15 триггера 1 возникаетимпульс длительностью, равный длителькости импульса в выходном канале 13, таккак сигнал, поступающий на вход 16, запирает элемент 2, блокируя канал 8 управления триггера 1, 50 зультате на выходе 27 дискриминатора появляется импульс, длительность которого г определяется величиной положительного перекрытия импульсов на входах 17, 26; ачастота повторения равна разности частот входных сигналов,При 1 1 (см. фиг. 2 циклограмма 1 Ч)...

Номер патента: 691838

Опубликовано: 15.10.1979

Авторы: Берко, Выходцев, Калинин, Мильберт, Рябов, Тимченко

МПК: G06F 3/04

Метки: информации, сбора

...относящихся к данному приказу, осуществляется автоматически блоком 10, Когда призна к искомого приказа найден, ма гн итофоц блока 5 останавливается. Секретарь отпускает обе кнопки блока 6 и с помощью блока 2 вызывает абонента, После установления связи с абонентом секретарь слушает информацию абонента о ходе выполцеция данного приказа, оценивает ее и при необходимости записи сообщения абонента, устанавливает нд блоке 6 ключ вход магнитофона сообщений в положение теле- фонная линия, затем органами управле. ния блока 5 включает режим запись. По окончании записи секретарь останавливает работу блока 5 нажатием кнопки стоп, устанавливает в исходное положение ключ вход магнитофона сообщений на блоке 6 и кладет трубку. Прослушивание...

Номер патента: 691839

Опубликовано: 15.10.1979

Авторы: Геранин, Гуревич, Данилушкин, Закгейм, Торгоненко

МПК: G06F 3/04

Метки: линией, связи, сопряжения

...управляющий вход 8 устройства, транзисторы 9 и 10 выходного элемента И.НЕ 1.Устройство работает следукнцнм образом.При передаче информации на передающем устройстве А на вход элем нта И-НЕ691839 ертлнбКорректор М, ПожоПодписноеитета СССРоткрытийя наб., д, 4/Бул. Проектная, 4 Составитель В. В Текред О, Луговая Тираж 780 ПИ Государственного ко деламизобретений и Москва, Ж - 35, Раушск ПП Патент, г. Ужгород5 подается сигнал с управляющего входа 8, вследствие чего его,выходной транзистор находится в области глубокой отсечки и его выходное сопротивление в этом случае достаточно велико, чтобы йе мешать передаче информации через выходной элемент И-НЕ 1. На приемном устройстве Б соответственно на вход элемента И-НЕ 5 подается управляющий сигнал,...

Номер патента: 691840

Опубликовано: 15.10.1979

Авторы: Круглов, Пастухов

МПК: G06F 3/04

Метки: вычислительной, доступа, канал, памяти, прямого, эвм, электронной

...с соответствующими входамиблока 3 и с паматью 4.Канал работает следующим образом,25Код числа через блок 1 передается в блокформирования адреса памяти 3, причем ш старших разрядов этого числа предварительно поступают на вход сумматора 7, где происходитсложение этих разрядов с константой, котораяпоступает на вход сумматора с первого генера.тора констант 5, После сложения код с выхода первого сумматора поступает на входы старших разрядов блока формирования адреса па.мяти 3. Таким образом, на входы блока форми- Зрования адреса памяти 3 поступил код, отличающийся от кода, поступающего в блок 1 навеличину константы А, Это позволяет выбратьначало зоны регистрации в любом месте, Одновременно с поступлением ш старших разрядовкода на вход...

Номер патента: 691841

Опубликовано: 15.10.1979

Авторы: Герасимов, Мишнякова, Пьянков, Самойлова

МПК: G06F 3/04

Метки: блок-мультиплексный, канал

...узла управления45каналом 12 происходит связь с внешним устройством, адрес которого принят из центрального процессора на регистр адреса внешнихустройств 1. Под управлением узла управленияканалом. 12 из оперативной памяти выбирает 50ся УСК,в регистр кода команд 7, регистр адреса. оперативной памяти 8, регистр флажков9, регистр счета 10, Информация из регистракода команд 7. передается в узел управленйяканалом 12 для управления операцией и вблок сопряжения с внешними устройствами 1855для передачи кода команд во внешнее запоминающее устройство, адрес данных, или адрес АСД, если есть признак косвенной адресации данных, или адрес следующего УСК, есливыполняется команда "Переход в. канале", по.ступает в узел местной памяти 13, информация с...

Номер патента: 691842

Опубликовано: 15.10.1979

Автор: Дубов

МПК: G06F 5/02

Метки: двоичного, десятичный, кода

...вход 9 устройства, информационные 20входы 10 устройства, вход 11 тактовой частоты устройства. При установлении любого счетчика 5 в нулевое состояние на его выходе появится высо. ясий потенциал, на выходе соответствующего элемента И 3 перестанут появляться импульсы и, таким образом, в соответствующий разряд счетчика 7 будет добавлено число, имевшееся в двоичном счетчике. При установлении всех счетчиков 5 в нулевое состояние будут появляться сигналы на выходе элемента И 4 и продолжится дальнейший опрос двоичных разрядов преобразуемого числа. Величина за держки элемента 8 выбирается больше времени формирования импульса переполнения в разрядах десятичного счетчика 7 с тем, чтобыисключить наложение сигналов переноса с сиг Устройство работает...

Номер патента: 691843

Опубликовано: 15.10.1979

Авторы: Бахирев, Соболь

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...разрядов, подключенныхк дешифратору 20, второй группы, например, разрядов 2 з, 2 з, 2" и 2, как показано на чертеже.При наличии "1" во всех этих разрядах или хотя бы в одном из них дешифратор 20формирует только один импульс на том одном выходе, который соответствует сумме весов тех разрядов из всех опрашиваемых, которые имеют состояние "1". Под воздействием этого импульса шифратор б устанавливает в двоичных 1 О счетчиках 7 числа, соответствующие сумме весов одновременно опрашиваемых и имеющих единичное состояние разрядов двоичного кода. Как только состояние любого из двоичных счетчиков 7 станет не нулевым, первый эле. мент 4 И закроется и дальнейший опрос разрядов двоичного кода прекратится. При этом триттеры второй группы 21...

Номер патента: 691844

Опубликовано: 15.10.1979

Авторы: Королева, Шурмухин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...имеют веса5 691844тенциала с выхода элемента 3 (7 й разряд 9, 10 и элемента И-НЕ 7 поступают сигналы,двоичного числа отсутствует) с выхода эле несущие значения 2, 2, 2 соответственно.мента И-НЕ 2 поступает. запрещающий потен Преобразование двоичного кода в двоично.пиал на инверсный вход элемента И - НЕ 5 и . десятичный осуществляется .следующим обра.разрешающие потенциалы на элементы ИЛИ - НЕ 5 зом,8 и.9Разряды преобразуемогодвоичного числа(На выход сумматора 1 по модулю десять поступают на сумматоры первого яруса преоб.с выходов элементов ИЛИ - НЕ 8 и 9 посту разования.лают сигналы, несущие значение 2.10 и 26,.. На 1 й сумматор. первой ступени преобразо.вания ф фиг, 1) поступают 3 старших разПри наличии только 8.го (2 ) разряда, ряда...

Номер патента: 691845

Опубликовано: 15.10.1979

Авторы: Бердинских, Сахошко, Хромяк

МПК: G06F 7/00

Метки: многофункциональный, модуль

...дешифратора соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом логического блока и первым входом коммутатора, а выход подключен к входу четверто го триггера, соединенного своим выходом с вторым входом коммутатора, остальные вхомента И, второй вход которого соединен с вы.ходом логического блока и первым входомкоммутатора, а выход подключен к входу четвертого триггера, соединенного своим выходомс вторым входом коммутатора, остальные 5входы которого соединены с информационными входами модуля. Модуль представлен начертеже.Модуль содержит триггер 1, коммутатор 2,триггеры 3 - 5, элемент И б, дешифратор 7,вентили 8 - 10, логический блок 11, выход 12модуля управляющую шину 13, информационные входы 14,При...

Номер патента: 691846

Опубликовано: 15.10.1979

Авторы: Богачев, Волчков, Вольперт, Геворкян, Дычаковский, Иванова, Михайлов, Осокин, Потемкин, Страутманис, Сулицкий, Таланцев, Тулуевский

МПК: G06F 7/00

Метки: вычислительной, однородной, среды, ячейка

...команды вводится через настроечныйвход ячейки 27 последовательно разряд за разрядом в регистр команд 3 по сигналу разрешения ввода программы, подаваемому на на 55строечный вход 28,Настроечный выход ячейки 29. обеспечиваетвозможность последовательного соединения 691846 4регистров команд 3 в ОВС. По окончании синала, разрешающего ввод программы, код команды запоминается в регистре команд 3, врезультате чего с этого момента времени ячейка переходит в режим выполнения операций.Дешифратор 4 (схемы И), вход которогосоединен с регистром команд 3, а выход - сарифметико-логическим элементом 1, настраивает его на выполнение операции согласнокоду операций в первой группе выходов регистра команд 23,При наличии логической "Г на первом управляющем...

Номер патента: 691847

Опубликовано: 15.10.1979

Авторы: Войнов, Курников

МПК: G06F 7/04

Метки: сравнения, чисел

...поразрядные узлы сравнения 11 1 1 п, и-входовые элементы ИЛИ2, 3, и-входовой элемент И 4, поразрядные эле.менты И блокировки признака "меньше" 555 п поразрядные элементы И блокировки признака "больше" 6 6, б входные шины устройства 77 -7 п,81 82" 8 п999 п 101 10, 1 Оп шину управления 11, выходные шины 12, 13, 14.Устройство работает следующим образом,В исходном положении (при отсутствии сиг.30нала опроса) на выходах всех поразрядныхузлов сравнения 11 1 1 п устанавливаютсясигналы нулевого уровня, и на выходных шинах 12, 13, 14 формируются коды отсутствияпризнаков сравнения, Сигнал опроса подаетсяодновременно на все поразрядные узлы сравнения 11 1 з - 1 п, каждый из которых формирует свой признак сравнения в зависимостиот соотношения...

Номер патента: 691848

Опубликовано: 15.10.1979

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: вычисления, корня, пятой, степени

...в блок 17 управления, кото.рый прекращает выдавать тактовые импульсы 15на следующей итерации, так как процесс вычисления окончен. Каждая итерация выполняется за (и+пт 1 ) тактов,где п=одо - число дополнительных защитных разрядов длякомпенсации погрешности усечения чисел при,сдвиге. Для сдвига и умножения промежуточных результатов необходимо от 1 до 5 так-тов. Максимальное количество итераций равно (и+1), Максимальное время вычисленияодновременно четырех указанных функций25благодаря асинхронному режиму вычисленияв тактах равноТрах(и+1) (и+п 1+5) = О (и+10) +9Параллельно-последовательная структуразопредложенного устройства обладает простотойсхемных решений из стандартных цифровыхэлементов и может быть изготовлена в видеодной...

Номер патента: 691849

Опубликовано: 15.10.1979

Авторы: Дудыкевич, Максимович

МПК: G06F 7/38

Метки: возведения, степень

...время в суммирующем счетчике 1 число й, (1) изменяется от йп до Ип 1, а в реверсивном счетчике 2 число М,(т) изменяется от йп 1 до М (й - результирующее число, записанное в счетчике 2).Проинтегрировав выраже. ние (20), подставив пределы изменения пере.менных, получим1ан я 1аК Я ч .г НИ (2)н или, произведя необходимые преобразования(28) Таким образом, предложенное устройство поэволяет получить дробные и отрицательные стене.ни, что значительно расширяет его функциональ.ные возможности. Формула изобретения Устройство для возведения в степень, содер.жащее делители частоты, генератор тактовойчастоты, первую группу элементов И, потенциальные входы которых соединены с разрядными выходами счетчика и вторую группу элементов И, отличающееся...

Номер патента: 691850

Опубликовано: 15.10.1979

Авторы: Золотухин, Черницкий

МПК: G06F 7/50

Метки: накапливающий, сумматор

...состояние, и в сумматоре запишется число 5 (101), 45 что соответствует сумме 2 + 3. Аналогичносумматор работает при подаче на вход дешифратора 1 следующего двоичного трехразрядного числа, Выходом сумматора являются клем.мы А 1 Аг Аз й: 2 к + 2 с 1,которых соединены с выходами счетных триг.геров предыдущих разрядов, а выходы соедине.ны со входами элементов ИЛИ соответствующихразрядов.На фиг. 1 изображена функциональная схемнакапливающего сумматора; на фиг. 2 показана функциональная схема трехразрядного на.,капливающего сумматора (о=3) с реализацией узлов группового переноса на элементах Ии ЙЛИ,Накапливающий сумматор содержит дешифратор 1, счетные триггеры 2, элементы ИЛИ 3а также (2 п - 1) узлов группового переноса(на фиг. 1 показаны...

Номер патента: 691851

Опубликовано: 15.10.1979

Авторы: Владимиров, Габелко, Закидальский, Нифонтов, Пухов, Рябинин, Синьков

МПК: G06F 7/50

Метки: двоично-десятичных, кодов, суммирования

...и четвертого разрядов суммы и содержат элементы И-ИЛИ - НЕ 19 - 21.Блок 8 формирования. подготовйтельньтхфункций содержит элементы И - ИЛИ-НВ 22- 25 и элементы И - НЕ - 26 - 27,Блок 9 формйрования десятичного переноса содержит элемент И-ИЛИ - НЕ 28 и элемент НЕ 29.Поставленная цель достигается тем, что мо. мент начала формировеания сигнала выходного (десятичного) переноса определяется моментом прихода сигнала входного переноса; при этом сокращается время формирования сигнала десятичного переноса (ц 1 о), С этой целью блок 8 формирования подготовительных функций использует входные сигналы трех старших двоичньпс разрядои (аг, Ь 2, аз. Ьз а 4, Ь 4) 25 для реализации следующих логических функцийЙг а 2 Ч Ь 2 . Р 2 а 2 Ьг30аз "азЧЬз 7 = е...

Номер патента: 691852

Опубликовано: 15.10.1979

Авторы: Безыменко, Карманова, Першин

МПК: G06F 7/52

Метки: множительноделительное, частотно-импульсное

...второго элемента ИЛИ, выход которого соединен со входом второго счетчика, выход которого че. рез второй формирователь импульсов подключен ко второму входу второго триггера и к управляющим входам элементов И третьей труппы, выходы элементов И первой и третьей групп через группу элементов ИЛИ подключе; ны к разрядным входам второго счетчика, пеРвый вход третьего триггера подключен к выходу первого формирователя импульсов, нулевой выход третьего триггера соединен совторым входом третьего элемента И, нулевой выход второго триггера подключен ко входу реверса первого счетчика.На чертеже показана функциональная схемаустройства. 5 1 О 15 20 25 Зо 35 40 45 50 55 4Устройство содержит пять элементов И 1-5,триггеры 6 - 8, элементы ИЛИ 9. 10,...

Номер патента: 691853

Опубликовано: 15.10.1979

Авторы: Волошин, Чеботарев

МПК: G06F 7/52

Метки: умножитель, цифровой, частоты

...сбрасывается, запрещая поохождение импульсов с генератора 4 на счет.691853 чаются только к выходам старших разрядовсчетчика 11, Время, в течение которого про..исходит коррекция воздействия М путем соот.ветствующего суммирования или вычитания5 импульсов с выхода генератора 4 в счетчике11, регулируется сбросом триггера 6 черезэлемент ИЛИ 19 сигналом с первого выходаосновного дешифратора 12 или сигналом с выхода счетчика 14,Для нормального функционирования без режима автоколебаний в установившемся состоянии в умножителе с помощью основного дешифратора 12 искусственно создается зона нечувствительности, которой соответствует сигнална первом выходе дешифратора 12.-Выходные импульсы 2 живых с выхода управляемого делителя 10, возникающие...

Номер патента: 691854

Опубликовано: 15.10.1979

Авторы: Баклан, Гребиник, Карпов, Швед

МПК: G06F 9/14

Метки: микропрограммное

...цель достигается тем, что вход старших разрядов регистра адреса соединен со входом младших разрядов регистра адреса.На чертеже приведена блок. схема микро.программного устройства управления,Микропрограммное устройство управления содержит регистр 1 адреса, дешифратор 2 ад. реса, блок 3 памяти микрокоманд, первый691854 элемент И 4, второй элемент И 5, входы 6, 7,выход 8.Регистр 1 предназначен для задания адресамикрокоманд, хранящихся в блоке 3 памятимикрокоманд. 5Дешифратор 2 служит для расшифровки адреса регистра 1, Блок 3 памяти микрокомандопредназначен для хранения кодов микрокоманд,входящих в микропрограмму,Через элементы И 4 и 5 на регистре 1 усТанавливается новый адрес при безусловномпереходе,Выполнение...

Номер патента: 691855

Опубликовано: 15.10.1979

Авторы: Вайзман, Воронцов, Пронин, Рымарчук, Хамелянский

МПК: G06F 9/50

Метки: запросов, обслуживания

...первого элемента И блока формирова 1 ния сигнала блокировки через второй элементНЕ блока формирования сигнала блокировкисоединен с первым входом второго элемента И блока формирования сигнала блокировки,Разрядные входы регистра запросов, кроме входа последнего разряда, соединены с выходамивторых элементов И соответствующих блоковформ 1 рованйя сйгнала блокировки. Входй элемента ИЛИ. блока формированиясигнала блокировки соединены с выходами" менее йриоритетных разрядов регистра запросов. Другойвход триггера блока формирования сигналаблокировки соединен с соответствующим выходом второй группы выходов блока приорите.та, Входы группы запросных входов устройства соедийены со вторыми входами вторых элементов И соответствующих...

Номер патента: 691856

Опубликовано: 15.10.1979

Авторы: Лысиков, Шостак

МПК: G06F 11/00

Метки: контролем, параллельный, сумматор, честности

...по четности, если она вызвана неисправностью только схемы формирования Оп+1или Тп, функции (так как разрядная сум.ма Зп+, = бп+, МТп,МСп не обнаруженаконтролем,как и визвестном сумматоре в50% случаев (в предлагаемом сумматоре,когда полусумма Нп следующего разряда рав.на нулю), если она вызвана неисправностьюсобственно схемы образования параллельногопереноса.Введение в сумматор и/2 (п.разрядностьсумматора) схем формирования дублирующихпереносов с их последующим сравнением сдублируемыми переносами позволяет органи.зовать полный контроль сумматора.На чертеже приведена структурная схемапараллельного сумматора сконтролем по чет.ности,Сумматор содержит в каждом разрядеблок 1 формирования параллельного переноса,блок 2 формирования суммы...

Номер патента: 691857

Опубликовано: 15.10.1979

Авторы: Болталова, Буртов, Васильев, Горелик, Зевеке, Иванова, Кожевае, Козлов, Митюк, Шагулин

МПК: G06F 11/04

Метки: полуавтоматического, систем, цифровых

...цифровой вычислитель 20 ной машины,10 и цифровой системы 11 в устройство, и выдачи соответствующих сигналовблоком управления 5. Блок сопряжения 9обеспечивает подключение устройства к специализированной цифровой вычислительной машине 10 и цифровой системе 11, а также его ра.боту в составе цифровой системы.Устройство работает следующим образом,Задается один из возможных режимов конт.роля блоком 4. Формирователь 2 тестов форми.рует наборы контрольных тестов й задает перечень абонентов цифровой системы, которыебудут контролироваться. Формирователь .3 формирует для каждого типа контрой граничныеусловия, Нацрймер, при необходимости проконтролировать содержимое области оперативнойпамяти спецйализированной цифровой вь 1 чйс лительной...

Номер патента: 691858

Опубликовано: 15.10.1979

Авторы: Галуза, Кузнецов, Мосцеев, Новицкий

МПК: G06F 15/00

Метки: процессор

...М с дешифратора 5, а с выхода регистра 7- сигналами дешифратора 6 через элементы И 19, Поскольку селектором -мультиплексором 13 управляют дешифраторы 5 и 6, то чтобы исключить одновременное .25 подключение двух шин, дешифраторы включаются в разное время, При этом после включения первого (по времени) дешифратора; регистр 7 сохраняет выбранный операнд на время выполнения команды.30В команде пересылки КОПЗ содержимое второго слова команды (константа) с входа 23 через селектор-мультиплексор 13 и регистр 7 вводится по сигналам с дешифратора 6 адресата, в соответствии с АР поля 4 регистар 1 команд.35Прием операнда из аапоминающего устройства (на чертеже не показано) и ввод в запоминающее устройство проиэводится рассмотренными командами...

Номер патента: 691859

Опубликовано: 15.10.1979

Авторы: Беляева, Кондратьев

МПК: G06F 15/00

Метки: процессор

...9 памяти ключей защиты, что исклю чает проблемы, связанные с приведением в соответствие объема основной памяти и памяти ключей зашиты при создании многомашинной системы с общим полем памяти. Так как быстродействие памяти ключей защиты выше,чем оперативной памяти, используется общий интерфейс (шины считывания, записи, адреса) для основной памяти и памяти ключей защиты (ПКЗ), При обращении к блоку 1 БОУ 13 выдается адрес с выхода 20 и через узел 17 управления в блок 1 выдаются управляющие сигналы чтение" и тип памяти. Сигнал чтение сбрасывает регистры 2 считывания всех блоков 1 и запускает один из блоков 1 и 9, В нашем примере время цикла блока 9 принято в 4 раза меныие, чем время цикла основной памяти, поэтому информацяФ из ПКЗ...

Номер патента: 691860

Опубликовано: 15.10.1979

Авторы: Берштейн, Рабинович, Сухомлинов

МПК: G06F 15/177, G06N 1/00

Метки: межсоединений, многослойных, моделирования, трассировки, элементов

...триггер, 46,47 - элементы И-НЕ блока записи признака конечной точки, 48 -53 - выходныеалелленты И-НЕ блока обработки входныхсигналов, 54 - управляющий алемент ИНЕ, 55 - элемент И, 56 - триггер блоказаписи трассы, 57-62 - алементы И-НЕвыходной логики, 63 - управляющий элемент И, 64-67 - элементы ИЛИ-НЕ блоков управляемой задержки, 68-69 - элементы И блоков управляемой задержки,70, 71- элементы задержки,Устройство работает следующим образом.Устройства образуют однородную трехмерную ортогональную сеть (ОС). Причем, к информационным входам подключаются управляемые информационные выходы 20 и 21, а выходы 22 и 23 остаючся не подключенными и могут служитьдля контроля работы устройства. Подачей единого импульса на вход 16 всеустройства ОС...

Номер патента: 691861

Опубликовано: 15.10.1979

Автор: Фрадкин

МПК: G06F 17/13

Метки: дифференциальных, производных, решения, уравнений, частных

...сходной конечно-разностной сис5 формула изобретения 5 691 вяются начальные условия. Значение УЮ поступает с выхода регистра 1 на вход блока 4 умножения на остальные входыо о которого поступают значения У, Ущ 1 с выхода блока 3 ввода и, если решается нестационарное уравнение, то начальное условие поступает с выхода регистра 2, Укаэанные величины умножаются в блоке 4 умножения на соответствующие коэффициенты согласно формуле (4), 10 после чего поступают на вход сумматора б, где суммируются, образуя знаменатель правой части формулы (4). Крооме того, О; с выхода регистра 1 поступает на вход блока 7 возведение во 14 квадрат с выхода которого величинами ) являющаяся числителем дроби, стоящей в правой части формулы (4), поступает на вход....

Номер патента: 691862

Опубликовано: 15.10.1979

Авторы: Толокновский, Штейнберг

МПК: G06F 15/34

Метки: вычисления, логарифмических, функций

...1 0 устанавливается равным К 5= ф10При подаче команды "пуск" не вход12 импульсы с выхода генератора 1поступают на входылделйтеля 3, счетчика 5 и первый вход первого элементаИ 7. С выхода первого элемента И 7импульсы, благодаря тому что в первомразряде регистра 9 записана единица,поступают на вход элемента ИЛИ 8 идалее на входы счетчика 6 результатаи умножителя 11, коэффициент умножения которого ровен Ь 2. С выходаумножителя 11 импульсы поступают навход делителя 10. При переполнении делителя 10 не его выход поступает импульс, который поступает на вход регистре 9 сдвига и сдвигает записанную внем единицу во второй разряд. Это соответствует переходу на второй участокаппроксимации воспроизводимой функции,в результате чего число...

Номер патента: 691863

Опубликовано: 15.10.1979

Авторы: Климов, Турченкова, Шадрин

МПК: G06F 17/14, G06F 17/15, G06F 17/18 ...

Метки: корреляционных, матриц, спектральных, функций

...блоккоммутации 19, блок 11 с первого, блока5 программного управления 18, Аналогичноо с блока формирования случайных чисел 17 вызываются в блок сложения 16случайные числа и формируются суммьЛк 1 + к) и, в соответствии с (1),овычисляются оценки )сК.В конце К-го цикла определения К-хоценок этих ординат корреляционныхфункций происходит определение текущей15оценки математического ожидания щкпроцесса х 1( 1) в соответствии с (2),Таким образом, в предложенном устройстве повышение быстродействия многомерных корреляционно-спектральных измерений достигнуто за счет параллельногоопределения К-х оценок корреляционныхфункций 1 Я й и математических ожиданийщ 1 всех исследуемых процессов.При этом идентичный прием-передача данных между блоками...

Номер патента: 691864

Опубликовано: 15.10.1979

Авторы: Вишневецкий, Калужский, Конторович, Шилов

МПК: G06F 17/10

Метки: функциональный, цифровой

...иэ выходов дешифратора 2 номера отрезка и дешифратора 8 абсцисс формируются единичные коды, Выходные сигналы дешифратора 2номера отрезка поступают на адресные входы блока 7 запоминания наклонов иблока 13 запоминания начальных ординат и знака наклона.На выходе блока 7 запоминания наклонов формируется код, указывающий абсолютное значение тангенса угла наклона на каждом из отрезков, который поступает на вход блока 6 сравнения ко дов наклонов,На выходе блока 13 запоминания начальных ординат и знака наклона формируются двоичный параллельный код начальных ординат и единичный код Йака наклона текущего участка, которые поступают через блок 12 управления ввс дом данных наклона на реверсивный счетчик 11. Эти сигналы определяют начальный код и...

Номер патента: 691865

Опубликовано: 15.10.1979

Автор: Ладыженский

МПК: G06F 17/10

Метки: задач, краевых, разностных, решения

...элементов И 21, 2 О Начинается вычисление произведения втретья грунпв элементов И-ИЛИ 22, чет-обоих блоках умножения по формулам (3),вертая группа алемецтов И 23, четвер-. (4). Содержимое регистров 16 и 17 сдвитая группа элементов И-ИЛИ 24, пятая гается на один разряд вправо, освобожгруппа алементов И 25, пятая группа дая первые разряды регистров памяти дляэлементов И-ИЛИ 26, шестая группа 25 приема информации. Далее блок вводаэлементов И 27, седьмая группа элемен- вывода выдает С и Р . Значения Гтов И 28, восьмая группа элементов и Г и вычисленные произведения с выИ 29, девятая группа элементов И 30,хода блоков умножения 10, 11 поступадесятая группа алементов И 31, управ- ют на входы сумматоров 12, 13 где вызоЭ Рляюшие входы 32...