Цифровой умножитель частоты

Союз СоветскмкСоцналистлчесинхРеспублик ВИДЕТЕ ЯЬСТ К АВТОРСКО(22) Заявлено 25,07.77 (21 д-ву 1)М. Кл. 6 06 Р 7/52 2510430/18 - 24 присоединением заявки М23) Приоритет Госудврственньй комитет ссср по делам иэооретоний и открытий) УДК 681 325 (088,8) бликовано 15,10.79 ю 15.10.7 та опубликования оп и54) ЦИФРОВОЙ УМЯОЖИТЕЛЬ ЧАСТОТЫ 1Изобретение относится к области автоматикии вычислительной техники, в частности, к устройствам для умножения низких и инфранизких частот,Известно устройства для умножения частоты,содержащее генератор импульсов, два управляе.мых делителя частоты, элемент задержки, счетчик, группу элементов И и регистр памяти 11.Известно также устройство для умножениячастоты, содержащее формирователь, блок управления, элементы И и ИЛИ, генератор тактовых импульсов; триггер, делитель частоты, счетчик импульсов, реверсивный счетчик, группыэлементов И и наборное поле 21,Общим недостатком известных устройствявляется пониженная точность умножения частоты при высоких требованиях по быстродействию.Наиболее близким по технической сущностик предложенному является цифровой умножитель частоты, содержащий усилитель-ограничитель, соединенный входом с входом цифрового умножителя частоты и подключенныйвыходами к входам амплитудщях дискримина торов, триггеры, выход первого из которыхсоединен с выходом цифрового умножителячастоты, а выход второго триггера подключенк первому входу основного элемента И, соединенного выходом со счетным входом основного счетчика, выходы которого подключенык цифровым входам управляемого делителячастоты, соединенного счетным входом с выхо.дом генератора импульсов и подключенноговыходом к входу формирователя импульсовввода 3).Данный цифровой умножитель имеет быстродействие, равное полупериоду,входной частоты, и практически не имеет погрешности несимметрии ограничения. Недостатками прото.типа являются наличие погрешности умножителя, обусловленной отклонением входнойчастоты от оптимальной, и наличие погрешности умножения, обусловленной ошибками выполнения время-импульсного преобразования,Целью настоящего изобретения являетсяповышение точности умножения в широкомдиапазоне частот.691853 Поставленная цель достигается тем, что вцифровой умножитель частоты дополнительновведены счетчики, элементы И и ИЛИ, дешиф.ратор коррекции и основной дешифратор, подключенный входами к выходам первого дополнительного счетчика, соединенного первымвходом с первым входом первого элемента ИЛИ и выходом управляемого делителячастоты и подключенного вторым входом квыходу второго элемента ИЛИ, входы которого соединены с выходами амплитудныхдискриминаторов, и к первому входу второготриггера, соединенного вторым входом с вы.ходом третьего элемента ИЛИ, первый входкоторого подключен к первому выходу ос.новного дешифратора, а второй вход соединенс выходом второго дополнительного счетчика,подключенного счетным входом к выходу основного элемента И, соединенного вторым входом с выходом генератора импульсов, причемпоразрядные входы второго дополнительногосчетчика подключены к соответствующим выходам основного счетчика, соединенного суммирующим и вычитающим входами соответ.ственно со вторым и третьим выходами основ.ного дешифратора, подключенного вторым,третьим и четвертым выходами к входам де.шифратора коррекции, выходы которого соедйнены с первыми входами первого и второгодополнительных элементов И, причем выходпервого дополнительного элемента И, соединенного вторым входом с выходом формирователя импульсов ввода и управляющимвходомуправляемого делителя частоты, соедйнен совторым входом первого элемента ИЛИ, подключенного выходом кс второму входу второго дополнительного элемента И, выход которого соединен с входом первого триггера.Существо изобретения поясняется чертежом,на котором изображена блок схема умножителя,Цифровой умножитель частоты содержитусилитель-ограничитель 1, амплитудные дискри.минаторы 2 и 3, генератор 4 импульсов, первый и второй тритгеры 5 и 6, основной элемент И 7, первый и второй дополнительныеэлементы И 8 и 9, управляемый делитель 10частоты, основной счетчик 11, основной дешиф.ратор 12, первый и второй дополнительныесчетчики 13 и 14, формирователь 15 импульсов ввода, дешифратор 16 коррекции, первый,второй и третий элементы ИЛИ 17, 18 и 19.Выходы усилителя 1 соединены"череЪСоответствующие дискриминаторы 2 и 3 со входамиэлемента ИЛИ 18, подключенного выходом кпервому входу триггера 6 и второму входусчетчика 13, первый вход которого соединенс выходом управляемого делителя 10 частоты,О 15 20 25 30 3540 4550 4входом формйрователя 15 и первым входом элемента ИЛИ 17. Выход триггера 6, подклю. чеиного вторым входом к выходу элемента ИЛИ 19, соединен с первым входом элемента И 7, второй вход которого подключен к выходу генератора 4 импульсов и счетномувходу управляемого делителя 10 частоты, а выход элемента И 7 соединен со счетными входами счетчиков 11 и 14. Входы элемента ИЛИ 19 подключены к первому выходу основного дешифратора 12 и выходу счетчика 14, соединенного поразрядными входами с соответствующими выходами счетчика 11, суммирующий и вычитающий входы которого под. ключены к второму и третьему выходам основного дешифратора 12. Управляющий вход управляемого делителя 10 частоты, соединен. ного цифровыми входами с выходами счетчика 11, подключен к выходу формирователя 15 и второму входу элемента И 8, выход которого соединен с вторым входом элемента ИЛИ 17. Выходы дешифратора 16 коррекции, подключенного входами к второму, третье.му и четвертому выходам основного дешифратора 12, соединены с первыми входами элементов И 8 и 9. Выход элемента И 9, подключен. ного вторым входом к выходу элемента ИЛИ 17, соединен через триггер 5 с выходом устройства,Цифровой умножитель частоты работает следующим образом.При синусоидальном входном сигнале входное воздействие подается на вход усилителя- ограничителя 1, где ограничивается. Затем вы. ходные противофазные напряжения усилителя 1дискриминируются двумя идентичными дискри.минаторами 2 и 3 (их моменты срабатывания могут быть совмещены с положительными нуль- переходами сигнала), Импульсные сигналы через элемент ИЛИ 18 с двойной частотой 21 вх поступают на первый вход триггера 6, устанавливая его каждым импульсом в единичное состояние и давая разрешение на прохождение импульсов высокой частоты 1 и с выхода гене. ратора 4 через элементИ 7 насчетныевходы счетчиков 11 и 14. Счетчик 11 выполнен реверсивным, изменение его состояния в сторонуувеличения или уменьшения выходного кода Мдостигается сигналами с выходов основного де.шифратора 12. Переключение на сложение иливычитание определяется знаком рассогласова.ния по частоте.Так, если живых п 1 вх (где и - коэффи. циент умноженияумножителя), то сигнал рас. согласования Ь = О, и сигналом с первого выхода основного дешифратора 12 триггер 6 че. реэ элемент ИЛИ 19 сбрасывается, запрещая поохождение импульсов с генератора 4 на счет.691853 чаются только к выходам старших разрядовсчетчика 11, Время, в течение которого про..исходит коррекция воздействия М путем соот.ветствующего суммирования или вычитания5 импульсов с выхода генератора 4 в счетчике11, регулируется сбросом триггера 6 черезэлемент ИЛИ 19 сигналом с первого выходаосновного дешифратора 12 или сигналом с выхода счетчика 14,Для нормального функционирования без режима автоколебаний в установившемся состоянии в умножителе с помощью основного дешифратора 12 искусственно создается зона нечувствительности, которой соответствует сигнална первом выходе дешифратора 12.-Выходные импульсы 2 живых с выхода управляемого делителя 10, возникающие вслед.ствие периодического йереполнения счетчикаделителя 10, поступают на первый вход элемента ИЛИ 17 и на вход формирователя 15импульсов. С помощью формирователя 15 осу.ществляется ввод в делитель 10 кодаМ судвоенной частотой по отношению к частоте12 живых что позволяет улучшить динамические25характеристики .устройства.Для устранения ошибки по фазе, обусловленной дискретностью изменения коэффициента деления управляемого делителя 10, исполь.зуется фазовая коррекция, реализованная наэлементах И 8 и 9, дешифраторе 16 коррек.ции и элементе ИЛИ 17. Фаэовая коррекцияосуществляется за счет добавления или вычи.тания из выходной последовательности требуе.мого количества импульсов.Дешифратор 16 коррекции (выполненный,например, на триггерах и элементах И), управляет отпиранием элементов И 8 и 9 в соответствии с таблицей. Состояние выходов О Е 0 0 0 0 0 0 1На вход С поступает сигнал с четвертого выхода дешифратора 12, т.е. сигнал, соответствующий отсутствию рассогласования (без эо 55 ны нечувствительности, так как в данном слу. чае оно не влияет на возникновение режима автокрлебаний). В этом случае фазовая кор.рекция ие производится,:ные входы счетчиков 11 и 14. Выходной кодсчетчика 11 имеет в установившемся режимепостоянйое значение, равюе М и определяющеекоэффициент деления ц управляемого делите.ля 10,=г - М,где 1 с - разрядность делителя 10 частоты,Требуемое изменение выходной частоты ум- ножителя достигается изменением коэффициента ц с помощью счетчика 11 по результатам подсчета в счетчике 13 суммы Ь и импульсов частоты 2 1 вых с выхода делителя 10 частоты за период входной частоты 1 вумно- Жителя.Для обеспечения режима слежения за изменением входной частоты в широком частотном диапазоне, изменение Ь ц коэффициента деления делителя 10 частоты формируется не только в виде функции вышеуказанного рассогла. сования Ь и, но и в виде функции входной частоты, причем выполняется соотношение-Ю-: союзЧДля выполнения данного соотношения используется счетчик 14, включенный в контур внутренней обратной связи управления воздействием счетчика 11 на делитель 10 частоты, При этом, на сравнительно низких входных частотах управляющее воздействие М изменяется на большую величину, позволяющую более эффективно компенсировать ошибку умножения. При более высокой входной частоте управляющее воздействие изменяется на меньшую величину, чем достигается меньшая динамическая ошибка. Для обеспечения нормального характера протекания переходных процессов, поразрядные входы счетчика 14 подклюНаличие сигнала на входах При поступлении сигнала на вход В (совторого выхода дешифратора 12), коррекциярсуществляется добавлением импульсов с час-Ртотой 4 живых к выходной последовательнос.ти 2 Фвь,х через элемент И 8.При поступлении сигнала на вход А, кор.рекция осуществляется путем подавления им./пульсов частоты 2 живых за счет запирания элемента И 9 на требуемое время. Количество суммируемых или вычитаемых (подавляемых) дополнительных импульсов определяется сигналами рассогласования с выхода дешифратора 12 и может регулироваться дешифратором 16. Практически происходит добавление или вычитание 1 - 3 - х импульсовчто позволяет приблизительно в 2 раза уменьшить время переходного процесса.Для получения формы сигнала умноженной частоты типа "меандр" выходной сигнал с эле. мента И 9 делится на два триггером 5,Таким образом, данное устройство по сравнению с прототипом имеет улучшенные статические и динамические характеристики в широком диапазоне частот, Повышение точности умножения достигается за счет использования отрицательной обратной связи по частоте в сочетании с корректирующим воздействием, позволяющим стабилизировать относительный шаг коррекции в широком диапазоне частот, соответствующего выбора диапазона частот и зоны нечувствительности, а также использования фазовой коррекции. При правильно выбранных схемных элементах устройство позво. .ляет в широком диапазоне частот снизить по. грешность время-импульсного преобразования в Кд раз, где Кд = коэффициент деления делителя частоты Прототипа.Формула изобретенияЦифровой умножитель частоты, содержащий усилитель-ограничитель, соединенный входом с входом цифрового умножителя частоть 1, а выходами - с входами амплитудных дискриминаторов, триггеры, выход первого из которых соединен с выходом цифрового умножителя частоты, а выход второго триггера подключен к первому входу основного элемента И, сое. диненного выходом со счетным входом основ. ного счетчика, выходы которого подключены к цифровым входам управляемого делителя частоты, соединенного счетным входом с выходом генератора импульсов и подключенного выходом к входу формирователя импульсов ввода, отличающийся тем, что,с целью повышения точности умножения в ши.роком диапазоне частот, в цифровой умножи.тель частоты дополнительно введены счетчики,5 элементы И и ИЛИ, дешифратор коррекциии основной дешифратор, подключенный входами к выходам первого дополнительного счет.чика, соединенного первым входом с первымвходом первого элемента ИЛИ и выходом уп.равляемого делителя частоты и подключенного вторым входом к выходу второго элемента ИЛИ, входы которого соединены с выходами амплитудных дискриминаторов, и к первому входу второго триггера, соединенноговторым входом с выходом третьего элемен.та ИЛИ, первый вход которого подключенк первому выходу основного дешифратора,а второй вход соединен с выходом второгодополнительного счетчика, подключенного счетным входом к выходу основного элемента И,соединенного вторым входом с выходом генератора импульсов, причем поразрядные входывторого дополнительного счетчика подключены к соответствующим вь 1 ходам основного25счетчика, соединенного суммирующим и вычитающим входами соответственно со вторым итретьим выходами основного дешифратора, под.ключенного вторым, третьим и четвертым выходами к входам дешифратора коррекции,зовыходы которого соединены с первыми входами первого и второго дополнительных элементов И, причем выход первого дополнительногоэлемента И, подключенного вторым входомк выходу формирователя импульсов ввода иуправляющему входу управляемого делителячастоты, соединен с 9 вторым входом первогоэлемента ИЛИ, подключенного выходом к второму входу второго дополнительного элемента И, выход которого соединен с входом пер.вого триггера,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР И 580555,4 кл. 6 06 Р 7/52, 1976,2, Авторское свидетельство СССР И 479805,кл. 6 06 Р 7/39, 1972.3. "Техника средств связи, серия "Радио.измерительная техника", М., вып. 6, 1976, с. 96.691853 С. Казинерова Составитель Техредд Ал з 6217/39 Проектная, 4 Редактор Н. Лобач Тираж 780ЦНИИПИ Государственного ком по делам изобретений и откр113035, Москва, Ж - 35, Раушска нал ППП фПатент", г, Ужгород, у орректор 1.Скворцов Подписноитета СССРьггийнабд. 4/5