Универсальный логический модуль

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 111 911507 Союз СоветскыкСоцыапистычесиывРеспублик(22)Заявлено 11,06.80(2) 2982027/18-21 тс присоединением заявки пв(51)М. Кл. 6 06 Р 7/00 ФЬвудврвтааевй квинтет ССЙР ав дван кзвбрвтеивй к, вткрытвй(5 Й) УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ МОД Изобретение относится к вычисли-, тельной технике и микроэлектронике и предназначено для реализации логических функций и переменных.Известно устройство для реализации всех логических функций и пере-: менных, содержащее управляющие и информационные входы. В качестве сигналов настройки в устройстве кроме сигналов "0" и "1" используются и сами входные информационные сигналы 11. Недостатком является то, что настройка такого устройства на реализацию в нем требуемой логической функ ции осуществляется соответствующеи коммутацией информационных сигналов к управляющим входам. При электронной настройке устройства это может быть осуществлено с помощью специаль- ной схемы-коммутатора, что значительно увеличивает его общую сложность и уменьшает быстродействие. Наиболее близкии по конструкциии способу настройки к предлагаемому универсальный логический модуль,содержащий й информационных и 2 и управляющих входов, 2 элементов И иэлемент ИЛИ, выход которого являетсявыходом устройства, а его входы соединены с выходами элементов И, первые входы которых управляющие, а остальные и входов каждого из которыхподключены к прямым и инверсным ин-.формационным входам устройства.Модуль путем подачи на его управляющиевходы сигналов "0" и "1" моожет настраиваться на реализацию любой логичес" ф кой функции и входных информационныхпеременных 21.Недостатком данного устройстваявляется его сложность, так как он содержит элемент ИЛИ на 2 входов ии2 и элементов И на и+1 вход каждый (суммарная сложность устройства по числу входов логических элементов Я = 2 (и+2.3 911507емую модулем логичесЦель изобретения - упрощение мо- ределяет реализуем ю модуля. , кую Функцию входных информационныхПоставленная цель достигается переменных В сх мсхеме модуля с помощьютем, что универсальный логический элементов И 1-24 реализуются всемодуль, содержащий элемент ИЛИ и 2"произведения набороя на оров входных переменэлементов И (и - количество информа- ных таким образомо разом, что на выходахционных входов), управляющие входы элементов И 9-24 фо рмируются сигналыкоторых подключены к управляющим вхо- произведений наборов 0-1, где нодам модуля соответственно, а выходы - мер набора соответствует двоичномук входам элемента ИЛИ, выход которого О номеру, образованному входными пеатоподключен к выходу модуля, содержит ременными х 1 = 1 4 бф 1 - , , т,е. на ордва деаифратора, причем прямые и ин соответствует произведению х х х .версные информационные входы первой а набор 1 - х х 2 х бгруппы модуля подключены к входам 15 - х 1 ххх . В результате этогоора, а прямые и ин з выходной сигнал модуля Формируется в;нфор ц о ные входы второи соответствии с логическим выражениемгруппы модуля подключены к входам =1.1,К (, . )второго дешифратора, выходы первогоКхх, х., хз, х, гдедеаифратора подключены к первым ин(ху, х, .х, хв) - набор аргуменФормационным входам элементов мо-фтов 3., х .д ментов И мо- щ для настройки модуля на реализадуля, вторые информационные вхо ыкоторых подключены к выхо амнф р ц ные входы цию некоторой логической функции.деаифратора."д е к выходам второго достаточно положить сигнал У 1 0 15равным "1" для тех наборов, на котоТакой модуль имеет более и очнолее прочную рых реализуемая Функция равна единиконструкцию, чем известный, так как 2 з це и положитьО бсуммарное число входов логическихФдля тех на озлементов в нем меньше.ров на которые зта функция равнанулю,Иа чертеже представлена схема Аналогично строится схема модуляуниверсал чого логического мо ля но о модуля на для реализации логических функций инфор ц ных входа п). зв переменных, при этом она содержитИЛИ: 25, информационные вхо ы 26-33для прямых и инверсных значений мент на 2 входов.ИЛИ г" двхоДных переменных, управля ие входы 34-39 и выход 0.у ра ляющие вхо- Таким образом, общая сложностьВыходпредлагаемого модуля по суммарномучислу входов его логических элеменыход элемента ИЛИ 25 являетсявыходом 50 модуля, а его вхо ы свыход и 50 ду , его входы соеди- тов определяется выражением 8иены с выходами элементов И 9-24,пер- = и 2"1+ 2"+.вые входы которых являются управляющими вхо ами 34-49 иСложность же схемы известного мощими входами 3 - 9 модуля., Входы щ дуля Я = (и+2) 2элементов И 1-8 подключены к информационным входам 26-33 модуля, а их Схема предлагаемого модуля имеетвыходы попарно соединены с входами меньаую сложность, чем схема известзлементов И 9-24. о ного, Причем выигрыш в обьеме обору"Сх ема универсального логического дования с увеличением и возрастает.модуля работает следующим образом. Следует отметить, что.если и нечетНа информационные входы 26-33 мо- ное число, то схема предлагаемогодуля подаются прямые и инверсные ко- устРойства должна содержать,кромеды информационных переменных х Х элементов И на три входа и эле 41, 4. Элементы И 1-8 образуют мента ИЛИ, 2, элементов И на Ин/йУ И+1/два дешифратора. имеющие 2 м 1+ првходов и 2 я ф элементов И на Иаа четном и 2 +2 при и нечетй+Ю 2. И-2 входов, реализующих все коньюкции ианом выходов являющихся вы ф боров соответствующих переменных,ментов И.На управляющие входы 34-49 подаются сигналы настройки 1 о-Б 1, принимающие значения "0" или "1". При этом двоичный код сигналов 00-11 опО Ю формула изобретения Универсальный логический модуль,содержащий элемент ИЛИ и Р элемен5 91150 тов И (и - количество информационных" входов), управляющие входы которых подключены к управляющим входам модуля соответственно, а вь ходы - к входам элемента ИЛИ, выход которого подключен к выходу модуля, о т л ич а ю щ и й с я тем, что, с целью упрощения модуля, он содержит два дешифратора, причем прямые и инверсные информационные входы первой груп пы модуля подключены к входам первого дешифратора, а прямые и инверсные информационные входы второй группы мод 1 ля подключены к входам второго 7 бдешифратора, выходы первого дешифратора подключены к первым информационным входам элементов И модуля, вторые информационные входы которых подключены к выходам второго дешифратора.Источники информации,принятые во. внимание при экспертизе1. Авторское свидетельство СССР Н ЗЗЗЯО, кл. С 06 Р 1/00 193 2. Ивлев В.А. Структурная избыточность в логических устройствах. И., "Связь, 1978, с. 115, рис,2.3 (прототип).