Адресное устройство

(54) АДРЕСНОЕ УСТ (57) Изобретение отно ной технике и может при построении микро в специализированны устройствах обработки ции устройств и данн воляет обеспечить одно ние нескольких адреснь ройство содержит рег маски, блок элементов тов И, дешифратор, ад ные и управляющие в ды. 1 ил. РОЙ СТВО сится к вычи быть испо процессоров,х и универ данных для ых. Изобрете временное во х шин, Адрес истр адреса,ИЛИ, блок ресные, инфор ходы, а такж21инский и А. И8) Мятликов Цифровые ЦВМ). М. Дерюгин А, А шины (память 1 - 1.ектронные вь емы. М.: Эне числительгия, 1979. ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Шигин А. Г.,вычислительные маЭнергия, 975, рисКаган Б. М, Элные машины и сисрис, 4 - 20. слительльзовано а также сальных адресание поз- збужденое устрегистр элемен- мационе выхо1236548 формула изобретения 30 35 40 Тираж 543 ПодписноеУжгород, ул. Проектная,ВНИИПИ Заказ 30455 Филиал ППП Патент, г. Изобретение относится к вычислительной технике и может быть использовано при построении микропроцессоров, а также в специализированных и универсальных устройствах обработки данных для адреса 5 ции устроиств и данных.Цель изобретения - расширение области применения адресного устройства за счет одновременного возбуждения двух адресных шин.На чертеже представлена структурная 10 схема устройства.Устройство содержит адресными входы 1, информационные входы 2, управляющие входы 3, регистр 4 адреса, регистр 5 маски, блок элементов ИЛИ 6, блок элементов И 7, дешифратор 8, выходы 9 устройства. 5Устройство работает следующим образом.Адресное устройство с маскированием разрядов адреса может работать в двух режимах: в режиме обычной адресации и в режиме адресации с маскированием. Рассмотрим работу устройства в этих режимах.Режим обычной адресации. В этом случае на управляющие входы 3 сигнал разрешения маскирования не поступает, т.е. сигнал И= О. Следовательно, код маски через блок элементов И 7 не проходит и код 25 адреса без изменения поступает на входы дешифратора 8, на выходе которого возбуждается адресная шина, определяемая кодом адреса. Режим адресации с маскированием используется при необходимости возбуждения одновременно нескольких выходных шин 9. В этом случае на управляющие входы 3 поступает сигнал И= 1. Тогда блок элементов И 7 открыт и код маски с выхода регистра маски 5 поступает через элементы И 7 на вторые входы элементов ИЛИ 6, где происходит поразрядное логическое сложение кода адреса и кода маски. В результате возможно возбуждение произвольных прямых и инверсных входов преобразователя двоичного кода в унитарный код, что в свою очередь возбуждает несколько его выходных шин.Рассмотрим пример адресации с маскированием. Пусть требуется одновременно адресовать адресные шины с адресами А 1 - 001 и А 5= 101. Тогда в коде маски единица ставится в тот разряд, в котором эти адреса различаются. Следовательно, код маски будет 100, а на входные шины кода адреса подается код адреса А 5= 101. Если требуется адресовать шины с адресами А 5= 101, А 6= 110, А 4= 100 и А 7= 111, то код адреса, подаваемый во входные шины 1 устройства, будет А= А 7 = 111, а код маски - 011.Таким образом, адресное устройство с маскированием разрядов адреса позволяет одновременно адресовать лишь те адресные шины, коды адресов которых склеиваются по одной или нескольким разрядным переменным адреса а;. При этом для склеиваемых переменных соответствующий разряд кода маски равен единице. Коду адреса при этом присваивается код адресуемой шины, адрес которой содержит наибольшее число единиц, В первом примере коды адресов склеивались по первому разряду (по а), следовательно, в коде маски первый разряд равен 1. Во втором примере коды адресов склеиваются по второму и третьему разрядам (по а 2 и аз, следовательно, код маски содержит единицы во втором и третьем разрядах. Адресное устройство, содержащее регистр адреса, входы которого являются адресными входами устройства, дешифратор, выходы которого являются выходами устройства, а входы первой группы соединены с выходами первой группы регистра адреса, отличающееся тем, что, с целью расширения области применения за счет одновременного возбуждения двух адресных шин, оно содержит блок элементов И, блок элементов ИЛИ и регистр маски, входы которого являются информационными входами устройства, а выходы соединены с входами первой группы блока элементов И, входы второй группы которого являются управляющими входами устройства, а выходы соединены с входами первой группы блока элементов ИЛИ, входы второй группы которого соединены с выходами второй группы регистра адреса, а выходы - с входами второй группы дешифратора,