Постоянное запоминающее устройство

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 111174473Союз СоветскннСоцнапнстнческмкРеспубннк(53) УДК 681.327. .6 (088.8) до делам изобретений н открытийДата опубликования описания 05.07.80(54) ПОСТОЯННОЕ ЗЛПОМИНАОЩЕЕ УСТРОЙСТВО 1Изобретение относится к вычислительной технике и может быть использовано дляпостроения устройств хранения дискретнойинформ а 1 ти и,Известны постоянные запоминаюгцие устройства лля хранения дискретной информа.ции,содержащие дешифратор алреса, выходы которого полключены ко входу накопителя, а выходы накопителя к выходным усилителям 11,Такие запоминаю 1 цие устройства имеютмалую информационную емкость и болЬшойобъем накопителя из-за огромного числа за.поминающих элементов в накопителе.Известны также постоянные запоминающие устройства, которые кроме лешифратора адреса и накопителя имеют шифратор,входы которого подключены к накопителю,а выходы шифратора являются выходамиустройства 121.Но и эти постоянные запоминающие устройства имеют большое количество оборудования и малую информационную емкость.Наиболее близким техническим решениемк преллагаемому является запоминающееустройство, солержап 1 ее лешифратор адреса, выходы которого через первую группу 2элементов ИЛИ соединены с соответствую 1 цими вхолами накопителя, второй группы элементов ИЛИ, входы которых подключе.ны к выходам накопителя, а выходы через усилители считывания - к соответствующим входам сумматора.В сумматоре постоянного запоминающего устройства происходит формирование требуемых кодов чисел путем сложения нескольких кодов, выбранных из различных частей накопителя 3.10 Нелостатком этого устройства является то, что оно имеет большое количество оборудования, в особе 1 пнгсти запоминающих элементов в накопителе и невысокое быстро. действие из-за нали нгя в устройстве сум. матора. Так, например, время сложениядвух чисел в наиболее быстролсйству. ющем асинхронном сумматоре зависит от разрядности сумматора (разрядность сумматора опрелеляется разрядностью сумми. руемых чисел) и раино ф 1,= Е+ 1 ОЯп 1 и,где Ф - времтт срабатывания схемы обраЕзования суммь;744731 Емкость намитн вчнслак (словак)й Разрндиость Известное Предлагаемое.1 92 24 88 316 б 2 Ю 24 2046 4096 1 - время распространения переноса водном разряде;и вчисло разрядов сумматора.Время срабатывания известного (1 евь.,в)запоминающего устройства равно1 срлб.ив, = 1 а+ 21 нлм + (ус,+ св 1где 1 1 ц , 1 с, вмб и 1 с,х соответственновремя сра 3 атывання дешифратора адреса,элемента. ИЛИ, усилителя считывания, времявыборки кода числа из накопителя и времясложения двух чисел на сумматоре.Цель изобретения. - повышение надежности и быстродействия устройства.ПосТавленная цель достигается тем, чтов постоянное запоминающее устройство, содержащее дешифратор, выходы которого сое"динены со входами" накопителя и. элементовИЛИ первой группы, вторую группу эле- .ментов ИЛИ, введены элементы И н регистр"числа, входы которого через элементы ИЛИвторой группы соединены с выходами соответствующих элементов И, первые входысоответствующих элементов И подключены-к вйходам накопителя, а вторые - к выходам элементов ИЛИ первой группы.На чертеже представлена блок-схема постоянного запоминающего устройства дляхранения 4-х разрядных чисел,Устройство содержит дешифратор 1 адреса, первую группу элементов 2 ИЛР 1, запо:минающие элементы 3 накопителя 4, (двухвходовые) элементы 5 И группы б двухвходовых элементов 5 И, вторую"группуэлементов 7 ИЛИ и регистр 8 числа.Выходы дешифратораадреса подклю:чены ко входам соответствующих элементов 2 ИЛИ первой.,группы и к соответствующим.запоминающим элементам 3 накопйтеля 4, Выходы матричного накопителя 4. соединены с первыми входами двухвходовых элементов 5 И каждой группы б элементов 5 И.Вторые входы элементов 5 И каждоигруппы б соединены между собой и подклю"- чены к выходу соответствующего элемента2 ИЛИ. Выходы элементов 5 И одноименных разрядов каждой группы 6 элементов5 И объединены с. помощью элементов7 ИЛИ, выходы котбрых -йбйключемы .ковходу регистра 8 числа. Выход регистра 8числаявляется выходом запоминающего устройства,Устройство работает следукнцим образом После расшифровки кода адреса дешифраторомадреса на одном из его выходов появляется сигнал, который поступает на один вход соответствующего элемента 2 ИЛИ и на вход матричного накопителя 4, обеспечивая считывание требуемого кода числа из запоминающих элементов 3 накопителя 4. Разряды считанного кода числа поступают на первые входы соответствующих элементов 5 И группы 6, на вторые входы - сигнал с выхода элемента 2 ИЛИ, разрешая выдачу числа из накопителя через элементы 7 ИЛИ на вход регистра 8 числа, С регист ра 8 числа требуемый код числа выдаетсяиз запоминающего устройства,В предлагаемом устройстве количество оборудования сокращается за счет уменьщения числа запоминающих элементов в матричном накопителе.Уменьшение количества т запоминаюзе щих элементов в устройстве достигается засчет того, что информация в памяти хранится в сжатом виде. Например, шесть следующих 4-х разрядных чисел 4, 12, 9, 2, 5, 10 могут быть представлены в виде сжатой последовательности. Следовательно, для хранения этих чисел необходимо 9 запоминающих элементов, а при известном способе потребовалось бы т = Х и = 9 4 = Зб.Где 1 х - количество хранимых чисел в памяти; п - количество разрядов в числе, рф т - количество запоминающих элементов.В предлагаемом устройстве все числах делятся наогруппы по -4- чисел в кажИдой группе. Каждая группа чисел хранится в сжатом виде в одной строке запоминающих элементов 3 матричного накопиЗз теля 4.Количество . запоминающих элементов впредлагаемом устройстве при хранении и-разрядных чисел определяется соотношением гп = в(- + и -), а приизвестном спо Исобе п 1 = х.К; где в - количество групп, на которые делятся все хранимые числа в памяти (или число строк запоминающих элементов 3 в матричном накопителе 4)., Сравнительная характеристика "предлагаемого и известного устройств по количеет З ву запоминающих элементов в в зависимости отобъема памяти приведена в таблице. ЧКоличество заномннающнк элементов5Количество элементов 2 ИЛИ н число групп 6 элементов 5 определяется количеством групп в, на которые делятся все хранимые числа М (или то жесамое количеством строк в матричном накопителе), а количество элементов И 5 в каждой группе 6 и число элементов 7 ИЛЙ равно и.Время срабатывания предлагаемого срь.вр.) устройства определяется соотношением(вРвь вР = (аа+ (виб + ти +1 ч+ (Рее. Если предположить, что любое, запоьйааю- шее устройство имеет регистр числа и что (и= (или. то предлагаемое устройство по сравнению с известным позволяет повысить быстродействие на величину (в,+ (с.Применение групп двухвходовых элементов И выгодно отличает предлагаемое запоминающее устройство от известного, так как позволяет уменьшить количество оборудования, в особенности запоминающих элементов в накопителе, а также увеличить быстродействие за счет того, что формирование кодов чисел, в отличие от известного,осуществляется без применения сумматора 744731Формула изобретенияПостоянное запоминающее устройство,содержащее дешифратор, выходы которого соединены со входами накопителя и элементов ИЛИ первой группы, вторую группу элементов ИЛИ, отличающееся тем, что, с целью повышения надежности и быстродействия устройства, оно содержит элементы И и регистр числа, входы которого через элементы ИЛИ второй группы соединены 6 с выходами соответствующих элементов И,первые входы соответствующих элементов И подключены к выходам накопителя, а вторые - к выходам элементов ИЛИ первой группы,Источники информации,принятые во внимание при экспертизе1. Брик Е. А. Постоянные запоминающиеустройства. Энергия, 1969, с. 25.2. Авторское свидетельство СССР263123 О, кл. б 11 С 17/00, 1971,3; Авторское свидетельство СССР490184, кл. б 1 С 17/00, Р 975 (прототип).д. 4/5 ктная,Редактор А. Долинич За к аз 3824 г 18 ректор М. Демчписндеа СССРтня ениого комитетретеиигг и открыБ, Рауеаская нУжгород, уд.