Матричный накопитель

е "тиоч. ,ОП ИС и 7990 07 Союз СоветскихСоциалистическихРеспублик ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУпе двлам изобретений н еткрытнй(7) Заявитель Ордена Ленина институт кибернетики АН Украинской ССР(54) МАТРИЧНЫЙ НАКОПИТЕЛЬ 15Наиболее близким техническим решениемк предлагаемому является матричный накопитель,содержащий числовые и разрядные шины, элемен.ты связи, элементы согласования, выполненныена резисторах, ключи, выполненные на тиристорахпри этом змиттер каждого транзистора соеди.нен с соответствующей разрядной шиной, кол.лектор - с выходной шиной, а база - с однимиэ выводов соответствующих резисторов, другие Цель изобретения - повышение быстродействия накопителя. Изобретение относится к вычислительнойтехнике и может быть использовано при построе.нии постоянных запоминающих устройств преимущественно на базе больших интегральных цолупроводниковых микросхем.Известны накопители постоянных запоминающих устройств, собранные на биполярных транзисторах, в которых запись информации производится путем подачи соответствующих электрических напряжений на внешние выводы 1.Однако накопители,где запоминающие элемен.ты включены в цепи коллектора транзистора,ле дают достаточно высокой плотности информации,выводы которых подключены к входным шинам (2.Однако такой накопитель имеет недостаточно высокое быстродействие за счет того, что при считывании сигналов высокого уровня приходится через резисторы заряжать паразитные емкос. ти числовых разрядных и выходных шин,величина которых примерно пропорциональна 1 ГЙ ф где й . информационная емкость, и достигает значительных величин при большом объеме нако пителя. Кроме того, после считывания сигналоввысокого уровня паразитные емкости разрядных шин 2 остаются заряженными, и разрядиться они могут только во время последующих ак. тов опроса накопителя, что значительно увели. чивает время выборки при неблагоприятных последовательностях опроса,Поставленная цель достигается тем, что в известный накопитель введены две группы допол. нительных диодов, дополнительные резисторы и дополнительные входные шины, причем первая и79900 вторая дополнительные входные шины черездополнительные диоды соответствующей группыподключены соответственно к разрядным и числовым шинам, а третья дополнительная входнаяшина через дополнительные резисторы соединенас выходными шинами и со второй дополнитель.ной,входной шиной.На чертеже представлена принципиальная схема матричного накопителя,Он содержит числовые шины 1 и разрядныешины 2, соединенные между собой элементами3 связи.К разрядным шинам подключены эмиттеры4 транзисторов, коллекторы которых соединеныс выходными шинами 5, а базы-с резисторами156. Другие выводы резисторов 6 подключены ковходным шинам 7,Третья дополнительная входнаяшина 8 через резисторы 9 соединена с выходнымишинами 5,а через резистор 10- с второй дополнительной входной шиной 11, которая с помо.26щью диодов 12 соединена с числовыми шинами1. Разрядные шины 2 с помощью диодов 13 сое.динены с дополнительной шиной 14,Матричный накопитель работает следующимобразом.В режиме записи шину 14 подключают к источнику потенциала записи либо отключают отвнешних цепей. Шина 8 при записи находитсяпод произвольным потенциалом Выбранную шину 1 подключают к нулевому потенциалу, аостальные - к источнику потенциала записи лиЗОбо отключают от внешних цепей, На выбраннуюшину 7 подают потенциал записи, а на остальные-нулевой потенциал, В зависимости от записываемой информации выходные шины 5 либо подключают к источнику тока записи, либо на них подают нулевой потенциал, В первом случае токзаписи через выбранный транзистор 4, находящийся в режиме насыщения, попадает: на соответствующую разрядную шину и через запоминающийэлемент стекает затем на выбранную числовую . 4 фшину, производя запись, Во втором случае токрезисторов 6 через коллекторный переход выб.раиного транзистора 4 стекает на выходную ши.ну, через запоминающий элемент ток не протекает и запись не происходит. 4В режиме считывания шина 8 постоянно на.ходится под потенциалом высокого уровня. Если обращение к накопителю не производится,все шины 1 отключаютот внешних цепей, и оничерез резистор 10 и диоды 12 заряжаются отпотенциала высокого уровня, На шину 14 подаютнулевой потенциал, и все шины 2 разряжают.ся до потенциала низкого уровня. На все ши.ны 7 подают нулевой потенциал, транзисторы4 находятся в режиме отсечки и все выходныеИшины 5 заряжаются до потенциала высокогоуровня. При обращении к накопителю на выбранную шину 1 подают нулевой потенциал, а 7 4на выбранную шину 7 и шину 14 потенциал высокого уровня. Транзисторы 4, подключенные к выбранной шине 7, переходят в режиме насыще. ния, и ток с выходных шин через транзисторы . поступает на соответствующие разрядные шины, Если запоминающий элемент, находящийся на пе. ресечении выбранных числовой и разрядной шин,проводит ток, то ток с разрядной шины сте. кает по нему на числовую шину, так что на разрядной и выходной шинах устанавливается потен. циал низкого уровня. В противном случае разряд" ная и выходная шины через резисторы 6 и 9 заряжаются до потенциала высокого уровня.В предлагаемом накопителе по сравнению с известным достигается значительный выигрыш по быстродействию. В известном накопителе время выборки определяется постоянной времени заряда параэитной емкости выходных и разрядных шин (а если невыбранные числовые шины отключаются от внешних цепей, то еще и па. разитной емкости всех числовых шин) через резисторы, которые имеют сопротивление 2+10 кОм, В данном накопителе время выборки определяется постоянной времени разряда емкости выходной и разрядной шины через суммарное сопротивление диода, запоминающего элемента и чис. ловой шины, которое обычно в 4-,10 раэ меньше сопротивления резисторов, и рассчитывают на такой же выигрыш во времени выборкиКроме того, в предлагаемом накопителе время выборки практически не зависит от содержания информации, считываемой в предшествующих циклах.Формула изобретения Матричный накопитель, содержащий числовыеи разрядные шины, элементы связи, элементы сог.ласования, выполненные на резисторах, ключи,выполненные на транзисторах, при этом эмит.тер каждого транзистора соединен с соответствую.щей разрядной шинои, коллектор- с выходнойшиной, а база- с одними из выводов соответст- .вующих резисторов, другие выводы которыхподключены к входным шинам, о т л и ч а ю.щ и й с я тем, что, с целью повышения быстродействия накопителя, в него введены две группыдополнительных диодов, дополнительные резисторы и дополнительные входные шины, причем первая и вторая дополнительные входные шинычерез дополнительные диоды соответствующейгруппы подключены соответственно к разрядными числовым шинам, а третья дополнительнаявходная шина через дополнительные резисторысоединена с выходными шинами и со второй,дополнительнои входнви шинои.Источники информации,принятые во внимание при экспертизе1. Авторскоесвидетельство СССР У 506060,кл. 6 11 С 11/34, 18.07,73,2, Авторское свидетельство СССР .по заявкеМО 2697090, кл. 6 1 С 17/00, 18,12.78 (прототип) .799007 ктор Н.Рогулич аж 656ного комитета СССРий и открытийРаушская наб., д,4 аз 30079/7 Подписное 6 Тир НИИПИ Государствен по делам изобретен 13035, Москва, Ж 35