Устройство для разбраковки микросхем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИК 8 А ш б 11 С 7/00 ЕНИЯ нен ход Ье Фа ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ОПИСАНИЕ ИЗОБ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(72) И. Н. Андреева и Г, А, Бородин (71) Московский ордена Ленина и ордена Октябрьской Революции энергетический институт(54) (57) УСТРОЙСТВО ДЛЯ РАЗБРАКОВКИ МИКРОСХЕМ, содержащее адресный счетчик, выходыкоторого соединены с, первым входом блока управления и являются выходами устройства, блок элементов И, входы первой группы которого являются одними информационными входами устройства, а выходы соединены с входами элемента ИЛИ, выход которого соединен с вторым входом блока управления, третий, четвертый и пятый входы которого соединены соответственно с первой, второй и третьей управляющими шинами, счетный вход адресного счетчика соединен с первым выходом блока управления, а установочный вход - с второй управляющей шиной, блок формирователей четности, входы первой группы которого являются другими информационными входами устройства, а выходы соединены с входами второй группы блока элементов И, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит первый и второй регистры, установочные входы первого регистра соединены с выходами блока элементов И, а выходы соединены с входами второго регистра, выходы, которого соединены с входами второй группы блока формирователей четности, установочный вход второго регистра соеди с вторым выходом блока управления, в начальной установки второго регистра соединен с входом начальной установки первого регистра и с второй управляющей шиной.Изобретение относится к измерительной технике, а именно к устройствам для подбора микросхем постоянной памяти с дефектными битами, и может быть использовано в программаторах постоянных запоминающих устройств.Известно устройство для подбора микро. схем постоянной памяти, содержащее блок оперативной памяти для хранения эталонной информации и устройство сравнения и осуществляющее подбор микросхем с де фектными битами 1.Устройство, позволяет беспрерывно менять эталонную информацию в оперативном накопителе за счет введения ее с перфоленты, что однако очень долго и неудобно. Подбор некоторых экземпляров микросхем сводится к беспрерывной заправке пер фоносителя.Наиболее близким к предлагаемому является устройство для разбраковки микросхем, содержащее счетчики, схемы сравнения, блок управления, блоки контактов для подключения микросхем и формирователи четности и осуществляющее подбор микросхем памяти с учетом поразрядного обратного кодирования 2.Недостатком указанного устройства является большая длительность подбора микросхем, что существенно снижает быстродействие, и, следовательно, производительность в условиях поточного производства. Действительно, в худшем случае при разрядности микросхем равной 8 необходимо 257 циклов подбора, т, е. в среднем 128 циклов.Цель изобретения - повышение быстродействия устройства, а именно существенное уменьшение (максимум до двух) циклов подбора при той же эффективности (точности) подбора.Поставленная цель достигается тем, что устройство для разбраковки микросхем, содержащее адресный счетчик, выходы которого соединены с первым входом блока 40 управления и являются выходами устройства, блок элементов И, входы первой группы которого являются одними информационными входами устройства, а выходы соединены с входами элемента ИЛИ, выход которого соединен с вторым входом блока управления, третий, четвертый и пятый вхо. ды которого соединены соответственно с первой, второй и третьей управляющими шинами, счетный вход адресного счетчика соединен с первым выходом блока управления, а установочный вход - с второй управляющей шиной, блок формирователей четности, входы первой группы которого являются другими информационными входами устройства, а выходы соединены е входами второй группы блока элемен тов И, содержит первый и второй регистры, установочные входы первого регистра соединены с выходами блока элементов И,а выходы соединены с входами второго регистра, выходы которого соединены с входами второй группы блока формирователей четности, установочный вход второго регистра соединен с вторым выходом блока управления, вход начальной установки второго регистра соединен с входом начальной установки первого регистра и с второй управляющей шиной.На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит адресный счетчик 1, первый блок 2 контактов, второй блок 3 контактов, блок 4 управления, блок 5 элементов И, элемент ИЛИ 6, первая 7, вторая 8, третья 9 шины управления, блок 10 формирователей четности, первый регистр 1 1, второй регистр 12.Блок 4 управления содержит первый 13, вгорой 14, третий 15, четвертый 16 элементы И, первый 17 и второй 18 триггеры и элемент ИЛИ 19,Устройство работает следующим образом,Микросхема с эталонной информацией устанавливается во второй блок 3 контактов, а микросхема с дефектнымибитами - в первый блок 2 контактов. В исходном состоянии счетчик 1, регистры 11 и 12, триггеры 17 и 18 находятся в нулевом состоянии. По третьей шине 9 управления подаются тактовые сигналы. При подаче на вторую шину 8 управления разрешающего потенциала начинается работа адресного счетчика 1 в режиме счета тактовых сигналов. При этом происходит последовательный перебор адресов микросхемы, установленных в первый 2 и второй 3 блоки контактов, и выборка содержащейся по этим адресам информации. Информация из микросхем с дефектными битами считывается всегда в прямом коде и поступает на первые входы блока 5 элементов И, Инверсные выходы регистра 12 приводят к инвертированию информации из микросхем с эталонной информацией при поступлении ее на входы блока 5 элементов И. Элементы И блока 5 элементов И производят поразрядное сравнение поступающих кодов. При этом признак сравнения вырабатывается тогда, когда в одном из разрядов с дефектными битами находится 1 (исходное состояние О). а в этом же разряде микросхемы с эталонной информацией находится О. Тогда на выходе элемента ИЛИ 6 вырабатывается сиг нал 1, который устанавливает триггер 17 в единичное состояние, инверсный выход которого не позволяет перейти в конце полного цикла проверки в единичное состояние триггера 18. Конец цикла определяется элементом И 14,. Одновременно с выработкой признака несравнения элементом ИЛИ 6 с выходов соответствующего разряда блока 5 элементов И по1103288 Составитель В. Фокина Редактор М. Петрова Техред И, Верес Корректор А. Зимокосов Заказ 4825/40 Тираж 575 Подписное ВНИИПИ Государственного комитета СССР по деламизобретений и открытий 13035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г, Ужгород, ул. Проектная, 4ступают на установочные входы первого регистра 11 сигналы записи, информирующие о том, в каких разрядах были несравнения. После прохождения полного цикла проверки ясно: либо микросхема подошла и дальше подбирать не нужно, тогда триггер 18 по шине 7 устанавливается в 1 и запирает элемент И 13 - подбор закончен, либо микросхема по одному или нескольким разрядам не подошла, тогда начинается новый цикл, в начале которого 10 информация о разрядах, имеющих несравнение, из регистра 11 переписывается в регистр 12 от элемента И 15, когда счетчик 1 в единичном состоянии (конец первого цикла), Информация с выходов регистра 12, поступая на вторые входы блока 10 формирователей четности, приводит к тому, что на входы блока 5 элементов И по втором цикле коды считываемых чисел из микросхемы с эталонной информацией считываются как в прямом (там, где в дан ном разряде было несравнение и с блока 5 элементов И через регистр 11 в данный разряд регистра 12 была записана 1) коде, так и обратном .(первоначальное состояние - для тех разрядов, где ин- формация полностью подошла). Во времй 5 второго цикла одновременно во всех раз-. рядах, имевших несравнение в первом цикле, будет произведен подбор, Если это окажется возможным, то такая микросхема может быть использована при построении ПЗУ, но информацию в данных разрядах нужно инвертировать. Если и после второго цикла подбор не произошел, то можно заменить либо микросхему с эталонной информацией, либо с дефектными битаьв, При необходимости данное устройство может быть дополнено соответствующими схемами индикации (нужного разряда, годен- негоден и т. п.), а также схемами регистрации на различные носители, что, однако, не представляет особой трудности и новизны.Технико-экономическое преимущество данного предложения заключается в резком повышении производительности труда при подборе и разбраковке микросхем в условиях поточного производства, Так, количество циклов проверки в худшем случае уменьшается в 128 раз. При соответствующей автоматизации процесса смены микросхем и фиксации записанной в них информации производительность труда может быть увеличена примерно в 50 - 100 раз. При этом затраты на модернизацию схем незначительны.