Постоянное запоминающее устройство

(19) (11 79 4 О 11 С 17 ВОХ,ОЖНИ БР ИСАНИ ЕТЕЛЬСТВ АВТОРСКОМУ(21 ) 3836688/24-2 (22 ) 07,01.85 (46 ) 30.07.86. Бюл (72 ) А.В, Изюмов, И.А. Рогинский, О А.И. Савельев и Р (53 ) 681. 327. 66 ( У 28 С;Е. Николае В, Росницкий А. Соколова 88.8) ССР 84. ССР1983.УСТРО ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 6 ) Авторское свидетельст 1101896, кл, О 11 С 17/О Авторское свидетельство 989586, кл. 0 11 С 17/00(57 ) Изобретение относится к вычислительной технике и может быть использовано при построении ПЗУ, Цельизобретения является повышение быстродействия ПЗУ. Постоянное запоминающее устройство содержит группунакопителей, дешифраторы, адресныеи числовой регистры, группу элементов И, триггер, два элемента И, дваэлемента ИЛИ, три одновибратора,мультиплексор и блок задержки. ВПЗУ достигается повышение быстродействия, а следовательно, и меньшийцикл работы за счет введения новыхблоков и связей. 1 ил.12Изобретение относится к запоминающим устройствам,Цель изобретения - повышение быстродействия устройства.На чертеже приведена структурнаясхема устройства.Устройство содержит группы накопителей 1, первый дешифратор 2, первый адресный регистр 3, входы адресного регистра 3 являются адреснымивходами 4, мультиплексор 5, блок 6сравнения, накопитель 7, числовойрегистр 8, второй адресный регистр9, группу элементов И 10, второйдешифратор 11, триггер 12, блок 13задержки, два элемента И 14 и 15,первый 16 и второй 17 одновибраторы,первый 18 и второй 19 элементы ИЛИи третий одновибратор 20,Устройство работает следующимобразом.В режиме считывания из шины 4поступают адрес числа в адресныйрегистр 3, сигнал чтения на входблока 13 задержки и код индекса нарегистр 9. В том случае, если адресчисла содержит код зоны накопителя7, на выходе группы элементов И 1 Ов соответствии с кодом регистравырабатывается адрес числа накопителя 7 для коррекции числа, хранящегося по соответствуюшему адресув одном из накопителей 1 группы,которое поступает на первые входымультиплексора 5. Однако при необходимости коррекции этого числа навторой вход мультиплексора 5 гоступает сигнал с первого выхода сравнения 6, который запрещает выдачу числа из накопителей 1 группы в шину 4,за счет того, что на первый входблока 6 сравнения подается код корректирующего числа из накопителя 7,а на ее второй вход - код с регистра 8, который представляет начальный код числа, после которого необходима коррекция, к примеру код"00", При этом на третий входмыльтиплексора 5 подается разрешающий потенциал с второго выхода блока 6 на выдачу числа, пришедшего начетвертый вход мультиплексора 5 свыхода накопителя 7, а с выхода первого элемента ИЛИ 18 на вход триггера 12 подается управляющий импульс,который устанавливает его в состояние "1" (предварительно триггер 12импульсом с первого выхоца блока 13задержки был установлен в состояние 47949э"О" ). За счет того, что триггер 12находится в состоянии "1", управляющий импульс, поступающий с второговыхода блока 13 задержки, проходит 5через второй элемент И 15 и запускает одновибратор 17, Длительностьимпульса на выходе одновибратора 17определяет цикл обращения при наличии коррекции числа в устройстве,поскольку этот импульс через второйэлемент ИЛИ 19 проходит на синхронизирующий вход мультиплексора 5 и навход третьего одновибратора 20. Выходной импульс с третьего одновибратора 20 служит сигналом окончанияцикла работы устройства. В случае,когда коррекции нет, на второй входмультиплексора 5 поступает сигнал спервого выхода блока 6 сравнения, 21 который разрешает выдачу числа, хранящегося в одном из накопителей 1,за счет отсутствия на выходе блока6 признака коррекции, поскольку навход блока 6 из накопителя 7 постуд пает код 00". При сравненииэтого кода с начальным кодом регистра 8 на первом выходе блока 6 вырабатывается потенциал, разрешающийвыдачу числа, хранящегося в одном изнакопителей 1, а на втором выходеблока 6 вырабатывается потенциал,запрещающий выдачу числа, хранящегося в накопителе 7.В случае, когда коррекции нет, изнакопителя 7 на первый вход блока 6 35поступает код 00, а на второмвхоце блока 6 остается неизменнымначальный код регистра 8, при этомблок 6 вырабатывает на своем первом 40выходе потенциал, разрешающий выдачучисла из накопителей 1, который пос.тупает на второй вход мультиплексора 5, при этом на втором выходе блока 6 вырабатывается потенциал, поступающий на третий вход мультиплексора 5 и запрещающий выдачу числаиз накопителя 7. В этом режиме, каки в режиме коррекции, триггер 12импульсом с первого выхода блока 13 5 Озадержки устанавливается в состояние "0" и находится в этом состояниидо конца цикла работы, поскольку свыхода первого элемента ИЛИ 18 в режиме отсутствия коррекции на входустановки "1" триггера 2 не поступает управляющий импульс. За счеттого, что триггер 12 находится всостоянии "0", управляющий импульс,поступающий с второго выхода блока3 1 13 задержки, проходит через первый элемент И 14 и запускает первый одновибратор 1 б. Длительность импульса на выходе одновибратора 16 определяет цикл обращения при отсутствии коррекции числа в устройсстве, поскольку этот импульс через второй элемент ИЛИ 19 проходит на синхронизирующий,вход мультиплексора 5 и на вход третьего одновибратора 20, выходной импульс которого служит сигналом окончания цикла работы. За счет этого достигается меньший цикл работы устройства при отсутствии коррекции, а следовательно, увеличивается быстродействие устройства в целом.Формула, изобретенияПостоянное запоминающее устройство, содержащее первый дешифратор, выходы которого соединены с входами соответствующих накопителей группы, выходы накопителей группы подключены к первому входу мультиплексора, выходы мультиплексора являются пер вым выходом устройства, входы перво" го дешифратора подключены к выходам первого адресного регистра, входы которого являются первымадресййм входом устройства, второй дешифратор и накопитель, о т л и ч а ю щ е" е с я тем, что, с целью повышения быс 1 родействия устройства, в него введены триггер, два элемента И, три одновибратора, второй адресный регистр, числовой регистр, блок сравнения, блок задержки, два элемента ИЛИ и группа элементов И, первые 2479494входы которых подключены к выходамвторого дешифратора, входы которогоподключены к соответствующим выходам первого адресного регистра, вторые входы элементов И группы подключены к выходам второго адресного регистра, входы которого являются вторым адресным входом устройства, выходы элементов И группы подключенык соответствующим входам накопителяи к входам первого элемента ИЛИ, вы-ход которого подключен к первомувходу триггера, второй вход которогоподключен к первому выходу блока задержки, второй выход которого подключен к первым входам первого и второ -го элементов И, вторые входы которыхподключены соответственно к первомуи второму выходам триггера, выходпервого элемента И подключен к входу первого одновибратора, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом второго одновибратора, вход которого подключенк выходу второго элемента И, выходвторого элемента ИЛИ подключен кпятому входу мультиплексора и к вхо"ду третьего одновибратора, выход которого является вторым выходом устройства, входы числового регистраявляются информационным входом устройства, а выходы подключены к второму входу блока сравнения, вход блока задержки является входом выборкиустройства, второй и третий входымультиплексора соединены с выходамиблока сравнения, первый вход которого соединен с выходом накопителя ичетвертым входом мультиплексора.1247949 Составитель Л. АмусьеваТехред О.Гортвай Редактор М, Петрова Корректор С. Шекмар Заказ 4132/53 Тираж 543ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Б, Раушская наб д Подписное 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4