Запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСГ 1 УБЛИК 09) (11) 11 С 17/О ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИЗОБРЕТ ИСА ИДЕТЕЛЬСТВУ АВТОРСКОМУ 4 У 4П.Мартынни 710,1971.ство СССР1/34, 1974.О ЙСТВОТся к обла ожет бы Ф(57) Изобретение относивычислительной техники использовано в устроиствах факсимильной аппаратуры. Изобретение позволяет уменьшить потребляемую запоминающим устройством мощность, Снижениепотребляемой мощности достигаетсяотключением питания от запоминающего. устройства в том случае, когдав нем отсутствует информация. Устройство содержит блок памяти, ключ,шину питания, триггеры, формирователи импульсов, шину "Режим", элементы ИЛИ, элементы И, счетчик импульсов, дешифратор, тактовую шину. 3 ил.ИзобреТение относится к вычислительной технике и может быть использовано в запоминающих устройствахфаксимильной аппаратуры при организации питания в системах сжатияинформации.Цель изобретения - уменьшениепотребляемой мощности устройства.На фиг. 1 изображена функциональная схема предлагаемого устройства;на фиг, 2 - пример структурной схемы подготовки запуска запоминающегоустройства; на фиг. 3 - диаграммаработы запоминающего устройства.Запоминающее устройство содержитблок 1 памяти, ключ 2, шину 3 питания, два триггера 4 и 5, два формирователя 6 и 7 импульсов, шину 8"Режим", два элемента ИЛИ 9 и 10,четыре элемента И 11-14, счетчик 15импульсов, дешифратор 16, триггер17 и тактовую шину 18,Схема подготовки запуска запоми-нающего устройства содержит триггер19, элемент И 20 и кнопку 21 "Пуск",Запоминающее устройство работаетв трех режимах записи (А), хранения(В) и считывания (С) при поступлениисигналов информации от белого, черного и смешанного полей (Фиг. 3 й,сигнал на шине 8, фиг., 3 5 - сигналс первого выхода формирователя 6,Фиг. 3 6 - сигнал второго выхода Формирователя 6, фиг. 3 г - сигнал на входеустройства, фиг. 3 - сигнал на выходеустройства, фиг. Зе - сигнал на выходеФормирователя 7, фиг, Зй - сигнал навтором выходе триггера 5, Фиг. 3 -сигнал на выходе ключа 2).Шина 3 через ключ 2 подключенак первому. входу блока 1, Вход устройства подключен к второму входу блока1, Шина 8 подключена к второму входу элемента И 13, входу формирователя 6, третьему входу блока 1 и первому входу элемента ИЛИ 9, выход которого соединен с вторым входомключа 2Выход элемента И 13 черезформирователь 7 и первый вход элемента И 14 подключен к первому входу триггера 5, к второму входу которого подключен первай выход Формирователя 6 и второй вход триггера 4,выход которого соединен с первымвходом элемента И 12, Первый выходтриггера 5 подключен к его третьемувходу и к второму входу элементаИ 12, а второй выход - к первомувходу элемента И 11 и второму входу35а 40 45 50 55 10 15 20 25 ;О элемента ИЛИ 9, выход которого подключен к второму входу ключа 2. Выход блока 1 подключен к второму входуэлемента И 11, а выходы элементов И11 и 12 подключены к входам элемента ИЛИ 10, выход которого являетсявыходом устройства, второй выход формирователя Ь подключен к второму входу элемента И 14, Шина 8 подключена к выходу триггера 17, шина 18 -к первому входу счетчика 15, выходыкоторого подключены к адресным входам блока 1 и входам дешифратора 16,выход которого подключен к сбросовому входу счетчика 15 и счетномувходу триггера 17,В схему подготовки запуска(Фиг. Зг) кнопка 21 "Пуск" подключена к второму (сбросовому) входутриггера 17 и первому входу триггера 19, к второму входу которогоподключен выход дешифратора 16.Выход триггера 17 подключен к элементу И 20, к выходу которого черезвторой вход подключен выход запоминающего устройства. Выход триггера19 является внешним выходом устройства подготовки запуска.Запоминающее устройство работаетследующим образом,При кратковременном нажатии кнопки 21 "Пуск" триггеры 17 и 19 устанавливаются в состояние "01, При этом сигналом с триггера 19 блокируется элемент И 20 и соответственно выход запоминающего устройства, Кроме того, с выхода триггера 19 сигнал поступает на выход схемы запуска. При этом на тактовую шину 18 поступают импульсы, например, с повышенной частотой и счетчик 15 устанавливается в состояние, при которомсрабатывает дешифратор 16, опрокидывающий триггеры 17 и 19, Выход запоминающего устройства деблокируется, а сигнал логической "1" на внешнем выходе схемы подготовки запускаинформирует внешнее устройство управления о возможности работы. Например, о возможности начала движения считывающей головки вдоль строкитекста в факсимильном передатчике.При этом информация со считывающейголовки поступает на вход запоминающего устройства и в каждом тактедвижения заносится в соответствуюшуюячейку памяти блока 1, Период следования тактовых импульсов на шине 181208583 40 Формула изобретения определяется устройством управлениядвижением головки считывания.Сигнал с выхода триггера 17 после опрокидывания является сигналомзаписи. С началом .сигнала записи 5на шине 8 формирователь 6 формируетимпульс фронта, сбрасывающий триггер5 в исходное состояние, и в качестве тактового сигнала записывающийинформацию по второму входу в триг Огер 4,В режиме считывания по разрешениювнешнего устройства по шине 18 с задаваемым периодом появляются тактовые импульсы. По разрешению сигнала 15на шине 8 информация с входа устройства через элемент И 13 и формирователь 7, формирующий короткие импульсы фронта и среза, проходит на первый вход, например, триггера 5. 20Кроме того, сигнал на шине 8 на протяжении интервала записи открываетчерез элемент ИЛИ 9 ключ 2 и питание с шины 3 поступает на блок 1.При отсутствии во время интервала 25записи импульсных сигналов (т.е.при постоянном потенциале входнойинформации) импульсы на выходе формирователя 7 отсутствуют, триггер 5не опрокидывается и с окончанием ЗОсигнала записи на шине 8 ключ 2закрывается через элемент ИЛИ 9,Питание в блок 1 не поступает до начала нового сигнала записи, При этомв режимах хранения и считывания35информация, записанная в триггере 4,поступает по разрешению с первоговыхода, например, инверсного триггера5 через элементы И 12 и ИЛИ 10 навыход устройства.При наличии импульсной информациина входе устройства в течении интервала записи с формирователя 7 поступают короткие импульсы фронта и срезаи первый же импульс через элемент И4514 опрокидывает триггер 5 (например,КБ-триггер). При этом сигнал с второго выхода триггера 5 через элементИЛИ 9 разрешает прохождение питанияс шины 3 через ключ 2 в блок 1 и пос 50ле окончания интервала записи, Кроме того, этот сигнал разрешает попервому входу элемента И 11 прохождение информации с выхода блока 1через второй вход элемента И 11 и через элемент ИЛИ 10 на выход устройства,Инверсный сигнал с первого выхода триггера запрещает прохождение информации с выхода триггера 4, Элемент И 14 защищает триггер 5 от ложного опрокидывания по фронту управляющего сигнала с шины 8Смена адресов в блоке 1 производится по изменению кода с выхода двоичного счетчика 15, который меняется с поступлением каждого тактового импульса.После поступления заданного количества тактовых импульсов (например, в режиме записи), т,е. после заполнения всех ячеек блока 1, срабатывает дешифратор 16, который переводит триггер 17 в режим считывания, и сбрасывает счетчик 15 в нулевое состояние. При этом сигналом с дешифрато ра 16 соседний блок памяти или внешнее управляющее устройство (не показаны) информируются о заполнении блока 1 и его переходе в режим считывания. Режим хранения характеризуется отсутствием импульсов на шине 18.В режиме считывания по разрешению внешнего устройства на шине 18 с задаваемым периодом появляются тактовые импульсы и происходит процесс считывания информации. При этом адресация ячеек памяти блока 1 происходит аналогично процессу записи, т.е. по коду со счетчика 15. После перебора всех ячеек счетчика 15 срабатывает дешифратор 16 и сигнал с его выхода возвращает триггер 17 в режим записи, обнуляет счетчик 15 и информирует внешние устройства о переходе блока 1 в режим записи, Затем процесс повторяется.Таким образом, в предлагаемом устройстве (при отсутствии импульсной информации в течении интервала записи) потенциал входной информации записывается и хранится в одноразрядном регистре памяти (триггере 4), а питание блока памяти в режимах хранения и считывания отключается, чем снимается потребление мощности. Запоминающее устройство, содержащее блок памяти, первый вход которого соединен с выходом ключа, первый вход которого является входом питания устройства, первый, второй и третий элементы И, причем выходы второго и третьего элементов И соединены с соответствующими входами пер5836импульсов соединен с первым входом четвертого элемента И, выход которого соединен с первым входом второго триггера, второй вход которого соединен с первым выходом первого формирователя импульсов и вторым входом первого триггера, выход которого соединен с первым входом второго элемента И, первый выход второго триггера подключен к второму входу второго элемента И, а второй выходк первому входу третьего элемента И и к второму входу второго элемента ИЛИ, выход блока памяти подключен к второму входу третьего элемента И, а второй выход первого формирователя импульсов соединен с вторым входом четвертого элемента И,1208 3вого элемента ИЛИ, о т л и ч а ю - щ е е с я тем, что, с целью уменьшения потребляемой мощности, оно содержит первый и второй триггеры, первый и второй формирователи импульсовУ 5 второи элемент ИЛИ и четвертый элемент И, причем второй вход блока памяти соединен с первым входом первого триггера, первым входом первого элемента И и является первым входом устроиства, второй вход пер 10 вого элемента И соединен с входом первого формирователя импульсов, третьим входом блока памяти; первым входом второго элемента ИЛИ и является управляющим входом устройства, второй вход ключа соединен с выходом . второго элемента ИЛИ, выход первого элемента И через второй формирователь1208583 иг. глав пале Оишаннпн инщсриацця Чернпе тп ктор А,Реви ак исно тент", г,ужгород, ул,Проектна НИИПИ п 1303Составитель Г.БородТехред Л.Микеш Тираж 544Государственного комитета СС делам изобретений и открытий Москва, Ж, Раушская наб,орректор Е Сирох