Полупроводниковое запоминающее устройство

,8012 03 аС 17,00 ъг- Гл 14,ц 1 ОПИСАНИЕ ИЗОБРЕТЕНИ И Ай ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение относцтся к ятомацке н вычислительной тенике ц может быль использовано прц созданцц блоков постоянноц памяти. Целью нзобретснця является повышение надежностп работы )стройств. Поставленная цель достигается за с гет введения в устроцство регнстра 6 адреса, лсшифратора 9, группы 8 элементов И, элемента И 4, груцны 10 элементов 1-1 дв); элемстов НЕ 5 ц 7, мультцнлсксоров 1 и соответствующе связей.1298803 51015 20 Составитель Л. АмусьеваРедактор А. Сабо Техред И. Верес Корректор М. СамборскаяЗаказ 751/54 Тираж 590 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва. Ж - 35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 1Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании блоков памяти.Цель изобретения - повышение надежности устройства.На чертеже представлена функциональная схема полупроводникового запоминающего устройства.Полупроводниковое запоминающее устройство содержит блоки 1 памяти, первые входы которых являются информационными входами 2 устройства, шифраторы 3, элемент И 4, первый элемент НЕ 5, регистр 6 адреса, второй элемент НЕ 7, группу элементов И 8, дешифратор 9, группу элементов НЕ 10, мультиплексоры 11,Устройство работает следующим образом.При записи на первые входы блоков 1 памяти поступает адрес записи числа. Затем на вторые входы блоков 1 памяти и на входы шифраторов 3 поступает код числа. В это же время на входы блоков памяти 1 и на первый вход элемента И 4 подается строб управления,С выхода шифратора 3 код коррекции подается на третьи входы соответствующего блока 1 памяти. Однако запись корректирующего кода может произойти, если не поступает управляющий сигнал блокировки записи корректирующего кода. В этом случае с выхода элемента НЕ 5подается сигнал на пятые входы блоковпамяти, разрешающий запись в них корректирующего кола, Это обеспечивает возможность контроля тех частей блоков 1 памяти, где хранятся коды коррекции за счеттого, что появляется возможность сохранить код коррекции в накопителях от предыдущей записи, изменяя при этом кодчисла последующей записи, а затем, анализируя результат коррекции нового кодачисла, определить правильность их функционирования, Таким образом организован аппаратный контроль корректирующего кода,расширена возможность контроля накопителей,Надежность функционирования полупроводникового запоминаюгцего устройства повышена и за счет особой организации счи 25 30 35 40 2тывания. При считывании, одновременно с поступлением управлякщих сигналов адреса на блоки 1 памяти, на соответствующие входы регистра 6 адреса подается код адреса, а управляющий сигнал поступает через элемент НЕ 7 на один из входов регистра 6. За счет этого даже после прекращения подачи адреса на блоки 1 памяти адрес сохраняется. Затем этот адрес дешифрируется дешифратором 9, и управляющий потенциал подается на один из входов каждого элемента И 8 группы, на другие входы каждого из элементовИ 8 группы поступает строб блокировки выхода, За счет этого через группу элементов НЕ 10 разрешающий потенциал на выдачу числа подается только на один выбранный мультиплексор 11, связанный с соответствующим блоком 1 памяти. Формула изобретенияПолупроводниковое запоминающее устройствоо, содержа 1 цее шифраторы, блоки памяти первые, вторые, третьи входы которых являются информационными входами устройства, четвертые входы блоков памяти соединены с выходами соответствующих шифраторов, отличающееся тем, что, с целью повыц 1 ения надежности устройства, оно содержит регистр адреса, дешифратор, группу элементов И, элемент И, группу элементов НЕ, два элемента НЕ и мультиплексоры, первые входы которых соединены с выходами соответствующих блоков памяти, вторые входы - с выходами элементов НЕ группы, входы которых соединены с выходами элементов И группы, первые входы которых соединены с вь 1 ходами дешифратора, входы которого соединены с выходами регистра адреса, один из входов которого соединен с выходом первого элемента НЕ, другие входь 1 регистра адреса, вторые входы элементов И группы, входы элемента И, вход первого элемента НЕ и входы 1 цифраторов являются информационными входами устройства, выход элемента И соединен с входом второго элемента НЕ, выход которого соединен с пятыми входами блоков памяти, выходы мультиплексоров являются выходами устройства.