Цифровое вычислительное устройство

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДВТВЛЬСТВУ Союз Советских Социалстицеовх Республк) М. Кл б 06 Р 15/00 Гюсударставивй ааматвт СССР ев делам аввбрвтвахй а вткрытий(53) У 81.325 088,8) та опубликования опи иЯ 08.02,79 72) Авторы изобретения. Г(. Балашов, В, Н. Негода и О. В. Пузанков енинградский ордена Ленина электротехнический институт им. В, И, Ульянова (Ленина) 1) Заявител 4) БИфРОВОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТ Предлагаемое иэобре як области цифровой вычвники.Известны цифровые вычислительныеустойства для выполнения рекуррентных процедур, содержащие ряд регистрови сумматор, производящие в каждомитерационном цикле вычисления согласнорекуррентному выражению 1,Очевидно, что быстродействие такихустройств существенно зависит от слож.ности реализуемой процедуры.Наиболее близким техническим решением к предложенному является известное устройство, содержащее постоянныйзапоминающий,блок, регистр адреса, числовой регистр, блок управления, триэлемента И, причем первый вход регистра адреса соединен с выходом первогоэлемента И, первый вход которого подключен ко входу устройства, выход регистра адреса соединен с первым вхо-дом постоянного запоминающего блока,выход которого подключен ко входу 2числового регистра, выход которого подключен к первым входам второго итретьего элементов И, выход второгоэлемента И подключен ко второму входу регистра адреса, выход третьего5 элемента И подключен к выходу устройства, первый, второй и третий выходыблока управления соединены со вторымивходами соответственно первого, второго и третьего элементов И 21,10 Недостатком известного устройстваявляется узкий класс решаемых задач,Белью предлагаемого устройстваявляется обеспечение воэможности выполнения рекуррентных процедур.т 5 Поставленная цель достигается тем,что в устройство введены счетчик, сумматор, вспомогательный регистр четвертый элемент И, причем выход счетчика подктпочен ко второму входу пос-.то тоянного запоминающего блока и первому входу блока управления,. второй входкоторого соединен с выходом сумматора,первый вход которого подключен к вы64633 3ходу четвертого элемента И, первый вход которого соединен с выходом чиспового регистра, второй вход сумматора соединен с выходом вспомогвтепьного регистра, четвертый и пятйй выходы 5 бпока управйения соединены соответственно со входом счетчика и вторым входом четвертого эпемента И.На чертеже приведена структурная схема цифрового вычиспитепьного уст О ройства.цифровое вычислительное устройство содержит вход устройства, 1, первый эпемент И 2, регистр 3 адреса, постоян ный запоминающий бпок 4 счетчик 5,М чисповой регистр 6, второй элемент И 7, третий эпемент И 8, выход устройствв 9, четвертый элемент И 10 сумматор 11, вспомогатеньный регистр 12, бпок управпения 13, 20Работа устройства происходит в двух режимах; режиме простого счета и режиме счета с проверкой на останов.В режиме простого счета каждый итеративный цикп состоит из двух так 25 тов. В первом такте по сигнапам иэ бпока управпения 13 ив регистр адреса . 3 заносится текущее значение переменной итеративного пр одесса совхода устройства 1 через апемент И 2 и текущееЮ значение рекуррентнойфункции с чиспового регистра 6 черезэпемент И 7, к содержимому счетчика 5 прибавляется единица. Во втором такте происходит55 считывание очередного значения рекуррентной функции ыэ постоянного запоминающего блока нв чисповой регистр 6,На опредепенном шаге итерации, номер которого зависит от характера40 сходимости процедуры, происходит переход в режим счета с проверкой на останов. При этом в первом такте текущего итерационного цикла по сигналам иэ бпока упрввпения 13 из числового регистра 6 на сумматор 11 через эпе 45мент И 10 и на регистр адреса 3 через эпемент И 7 передается текуп 1 ее значение рекуррентной функции, кроме того на регистр адреса 3 через эпемент50 И 2 со входа устройства 1 передаетсятекущее значение переленной итератив ного процесса, и к содержимому счетчи ка 5 прибавпяется единица. Во втором такте из постоянного запоминающего55 блока считывается следующее значение рекуррентной функции.В режиме счета с проверкой на останов каждый цикл итерации состоит 7 4иэ четырех тактов. В первом такте на регистр адреса 3 через эпемент И 2 со входа устройства 1 и через блок эпемента И 7 из чиспового регистра 6гпередается текущее значение рекуррентной функции, к содержимому счетчика 5 прибавпяется единица и в сумматоре 11 происходит вычисление вбсощотной вепичины разности текущего значениярекуррентной функции, передаваемого через элемент И 10 иэ чиспового регистра 6, и предыдущего значения, Во втором такте из содержимого сумматора 11 вычитается содержимоевспомогатепьного регистра 12. Знак резупьтата вычитания анапизируется бпоком упрввпения 13, и еспи выпопняются успо ия останова, то в третьем такте иэ числового регистра 6 через эпемент И 8 на выход устройства выдается значение рекуррентной. функции и работа вычислительного устройства прекращается. Еспи условия останова не выпопняются, то в третьем такте происходит передача текущего значения рекуррентной функции из числового регистра 6 в сумматор 11 через эпемент И 10. В четвертом такте из постоянного запоминающего блоке 4 считывается спедуюшее значение рекуррентной функции. Условием останова рекуррентной про-цедуры явпяется нвпичие последоватещ ности опредепенной длины отрицательных резупьтвтов вычитания уставки из вбсопютной величины разности значений рекуррентной функции в двух соседних шагах итерации.П р и м,е р. Пусть -требуетсяоценить математическое ожидание случайного процесса М (1) Известная рекуррентная формула определения этой оценки имеет вид,6 К 13=(К г 01 К 3+ХК+43) /(К+), О) где К а 1,2;3 На (К + 1)-ом шагеитерации по адресу, составпенному иэномера шага (К+1), текущего значенияпеременной Х (К +1) и результата пре-,дыдущего шага,б Х 1, из постоянногозапоминающего блока выбирается значение,б К+11. Номер шага итерации,с которого начинается счет с проверкойна останов, в данном спучае зависитот требуемой точности вычислений идисперсии оцениваемого процесса,,Составитель Т, БондС, Равва Техред Ю. Ниймет репкоКорректор Н е етр аказ 113/38 Тираж 779 11 НИИПИ Государственного комитета по делам изобретений и откры 113035, Москва, Ж, Раушская н. ПодписноеСССРийабд, 4/5 пиал ППП фПатентф, г. Ужгород, ул. Проектная, 4 6463Использование предлагаемого устройства позволяет сушественно повысить быстродействие, надежность и технологичность устройств статической обработки информации, адаптивного унравления 5 и идентификации случайных процессов. Формула изобретения Цифровое вычислительное устройство, О содержашее постоянный запоминаюший блок, регистр адреса, числовой регистр,блок управления, три элемента И, причем первый вход регистра адреса соединен с выходом первого элемента И, пер вый вход которого подключен ко входу устройства, выход регистра адреса соединен с первым входом постоянного запоминающего бпока, выход которого подключен ко входу числового регистра, вы ход которого подключен к первым входам второго И, третьего элемента И, выход второго элемента И подключен ко второму вхоДу регистра адреса, выход третьего элемента И подключен к выхоцу 25 устройства, первый, второй и третий выходы блока управления соединены со вторыми входами соответственно первого, второго и третьего элементов И, о т 37 бл н ч а ю ще е с я тем, что, с цепьюрасширения класса решаемых задач засчет обеспечения возможности выполнения рекуррентных процедур, в устройствовведены счетчик, сумматор, вспомогательный регистр,. четвертый элемент И,причем выход счетчика поакпючен ко второму входу постоянного запоминающегоблока и первому входу блока управления,второй вход которого, соединен с выходомсумматорапервый вход которого подключен к выходу четвертого элемента И,первый вход которого соединен с выходом чисйового регистра, второй входсумматора соединен с выходом вспомогательного регистра, четвертый и пятыйвыходы бпока управления соединены соответственно со входом счетчика и вторым входом четвертого элемента И,Источники информации, принятые вовнимание при экспертизе1, Авторское свидетепьство СССР%362304, кп. 6 06 Р 15/36,6 06 Г 15/36, 08.01,71.2. Балашов Е. П., Пузанков .П В,Логические процессуры для реализации разветвленных алгоритмов, Управляющие системы и машины, % 6, 1974,с. 120,