Вычислительное устройство в системе счисления остаточных классов

Союз Советских Социалистических РеспубликОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявл 952/ 51) М, Кл,2 исо О 06 Г 15/00 асудврственньн намнтетСаввтв Министров СССРпо делам изооретенийи аткрьтий 23) Приорите бликовано 25.09,76,Бюллетень35 УДК 681 3255) Дата опубликования опи ния 03,12,7(71) Заявитель Ордена Ленина институт кибернетики краинской ССР Е УСТРОЙСТВО В СИСТЕМЕСТАТОЧНЫХ КЛАССОВ ВЫЧИСЛИТЕЛЬ СЧИСЛЕНИЯ Изобретение относится к области цифровой вычислительной техники и может применяться при создании надежных специализированных ЦВМ, работающих в системесчисления остаточных классов (ССОК),Известны вычислительные устройства вССОК для выполнения операций, необходимых для решения специализированных задачвычислительной техники, содержащие арифметический блок модульных операций, арифметический блок немодульных операций, запоминающий блок и блок управления, в которых для выполнения операций определения аддитивного переполнения арифметический блок немодульных операций содержитблок определения истинного ранга числа,представляющего собой схему преобразователя кода из ССОК в позиционную системусчисления, блок определения расчетного ранга числа и схему сравнения истинного ирасчетного рангов числа1,Однако в подобных устройствах выполнение операции определения аддитивного передимости введенирации. Это, в с хем контроля это о ередь, значительно к знадресного реги и входом выходного ч олневия очень сложно, что приводи ителыым аппаратурным затратам,снижает производительность и надежность вычислительной машины, работающей в ССОК.Известные устройства для получения истинного ранга числа, использующие алгоритм преобразования числа из ССОК в позиционную систему счисления (полиадический код), способствуют более рациональной организации работы вычислительного устройства, однако требуют больших аппаратурных затрат для своей реализации.Использование в вычислительном устройстве избыточных кодов, где в качестве избыточной информации взят не ранг, а четность ранга числа, позволяет несколько сократить аппаратурные и временные затраты при реализации устройств выполнения операции определения аддитивного переполнения(2,Наиболее близким по технической сущности к изобретению является вычислительное устройство, содержащее оперативный запоминающий блок, вход и выход которого соединены соответственно с выходом входноготи введения специальных схем контроляэтой операции, так как из-за своей сложнойреализации даже малый процент Операцийаддитивного переполнения может резко по- гОнизить надежность работы вычислительногоустройства,Кроме того, в данном вычислительномустройстве при решении определенного класса задач, где процентный состав операций 25определения аддитивного переполнения невысох, наблюдается неэффективное использование аппаратуры получения истинной четности числа,Цель изобретения - сократить аппаратурные затраты,Это достигается тем, что предлагаемоеустройство содержит элемент И и группуэлементов И-ИЛИ, а каждая ячейка оперативного запоминающего блока и выходной 35числовой регистр содержат по одному дополнительному разряду, причем выход дополнительного разряда выходного числовогОрегистра соединен с первым входом элемента И, второй вход которого соединен со 4 Овторым выходом блока управления, а выходс третьим входом блока сравнения, первыйи второй входы группы элементов И-ИЛИсоединены соответственно со вторым выходом арифметического блока модульных операций и третьим выходом блока управленияа выход - со входом входного адресного реСПОИЕНИЯ,Предлагаемое вычислительное устройство работает следующим образом.В режиме выполнения операций сложения и определения аддитивного переполнения слагаемые А и Ь выбираются из оперативного запомияаницего бдока 2 по соответствующим адресам, поступающим из блока управления 10 через группу элементов И-ИЛИ дового регистра, арифметический блок мо - дульных операций, вход которого соединен с первым выходом выходного числового регистра, а первый выход - с первым входом блока сравнения, блок управления, вход и первый выход которого соединены с выходом и вторым входом блока сравнения 3,В этом устройстве, операция определения аддитивного гереполнения реализована согласно алгоритму, использующему в качестве избыточной информации четкость числа.Основные недостатки известного устройства заключаются в больших алпаратурных затратах на реализацию алгоритма получения истинной четности числа, необходимосгистра.На чертеже приведена структурная электрическая схема предлагаемого устройства, 5 ОУстройство содержит входной адресныйрегистр 1, оперативный запоминающий бпои(ОЗБ) 2, обеспечивающий хранение числовой инфОРмацииу каждаЯ Ячейка котоРого содержит по одному доподнительному разряду3 для хранения кодов истинных четностейвсех чисел, принадлежащих 1 О, Р 1, где Р = Р г у Р и - величина, определяю )щая рабочий диапазон чисел, представленных остатками по основанию Р, При этом адресом кода четности числа, представ пенного в диапазоне Р , является само число в ССОК, остатки которого задаются р двоичной системе счисления.Следовательно, в ОЗБ должно обеспечиваться условие оу2 Д , где- количес во ячеек ОЗУ, гу - количество разрядов двоичного представления числа во ФН. 1 ССОК, удовлетворяющее усдовиго 2 (Р с 2В устройство входят выходной числовой регистр 4, посл дний разряд 5 которого предназначен для хранения кода истинной четкости считанного из ОЗБ числа, элемент И Б, арифметике кий блок 7 модульных Операций пред,"пачекяьтй ддя выполнения модудьгых Операций 1 сложение, вычитание, умножение), блок Я сравнения истинной и раСЧЕтной .Ег яОСтЕй ЧИСЛа, фарМИруЮщИЙ сигнал переполнения, группа элементов И-ИЛИ В и блок управления 10.Блоки устаойства соединены следующим образом, Вход и вьгход оперативного заломинающего блока 2 соединены соответствеино с выходом входного адресного регистра 1 и входом выходного числового регистра 4, выход дополнительного разряда 5 которого соединен с первым входом элемента И 6; второй вход элемента И 6 соединен со вторым выходом блока управления 10,. а выход - с третьим входом блока сравнения Я, ;вход арифметического блока модульных операций 7 соединен с первым выходом выходного числового регистра 4, а первый выход - с первым входом блока сравнения 8, выход и второй вход которого соединены соответственно со входом и первым выходом блока управления 10; первый и второй входу,у группы элементов И-ИЛИ 8 соединены соответственно со вторым выходом арифметического блока модульных операций 7 и третьим выходом блока управления 10, а выход - со входом входного адресного регистра 1,Предлагаемое устройство позволяет выполнять сложение, вычитание, умножение, определение аддитивного переполнения, округление, расширение. Операция определения аддитивного переполнения частично совмещается во времени с выполнением операции9 во входной адресный регистр 1. Считанная из ОЗБ 2 информация записывается в выходной числовой регистр 4, который обеспечивает запись информационных сигналов с предварительной установкой в "О". Выходные сигналы всех разрядов числового регистра 4, кроме дополнительного разряда 5, подаются на вход арифметического блока модульных операций 7, где происходит сложение исходных чисел и одновременно определяется значение расчетной четности результата сложения. Код расчетной четности суммы записывается в блок сравнения 8, представляющий собой триггер со счетным входом, Для определения значения истинчой четности результата сложения чисел А и Б , код этого результата при нимается из арифметического блока модульных операций 7 на входной адресный регистр 1 через группу элементов И-ИЛИ 9 и служит адресом ячейки, в дополнительном разряде 3 которой хранится истинная четность этого результата. Считанная из ОЗБ 2 информация поступает в выходной ,числовой код истинной четности результата операции. Информация из дополнительного разряда 5 передается через элемент И 6 в блок сравнении 8, который формирует сигнал переполнения через диапазон Р , п ступающий в блок управления 10,Таким образом, предлагаемое устройст- во упрощает выполнение операции определе ния аддитивного переполнения, реализация которой не требует специальной аппаратуры для получения истинной четности результата операции и устройства контроля, благодаря чему сокращаются аппаратурные затраты вычислительного устройства.формула и з о б р е т е н и я Вычислительное устройство в системе 5 16 15 20 2 Ь счисления остаточных классов, содержащееоперативный запоминающий блок, вход и выход которого соединены соответственно свыходом входного адресного регистра и входом выходного числового регистра, арифметический блок модульных операций, вход которого соединен с первым выходом выходного числового регистра, а первый выход - спервым входом блока сравнения, блок управления, вход и первый выход которого соедиНены с выходом и вторым входом блокасравнения, о т л и ч а ю щ е е с я тем,что, с целью уменьшения аппаратурных затрат, оно содержит элемент И и группу элементов И-ИЛИ, а каждая ячейка оперативного запоминающего блока и выходной чисйовой регистр содержит по одному дополниТельному разряду, причем выход дополнительеого разряда выходного числового регистрасоединен с первым входом элемента И, второй вход которого соединен со вторым выходом блока управления,а выход - с третьимвходом блока сравнения, первый и второйвходы группы элементов И-ИЛИ соединенысоответственно со вторым выходом арифметического блока модульных операций и третьим выходом блока управления, а выход -со входом входного адресного регистра. Источники информации, принятые во внимание при экспертизе: 1, Акушский И. Я., Юдицкий Д. И, Машинная арифметика в остаточных классах. М., "Советское рацио", 1968, с, 78-82, 35-37, 282-285.2. Вышинский В. А. Еще раз о ранге в ССОК. "Автоматика",1, 1971.3. Вышинский В. А. Аддитивное переполнение в ССОК. "Кибернетика",3, 1971 (прототип).529457 Составитель И, ХазоваТехред М, Левицкая КорректорЛ. Воронская Редактор О. Стенина Заказ 5321/90 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4